(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-318391

(43)公開日 平成6年(1994)11月15日


(51) Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FI			1	技術表示箇所
G11C 11/401		6866-5L 6866-5L	G11C	11/ 34	3 6 2 3 6 2	_	
			審査請求	未請求	請求項の数21	OL	(全113頁)
(21)出願番号	特願平5-296339		(71)出願人	591036457 三菱電機エンジニアリング株式会社			
(22)出願日	平成5年(1993)11	(71)出願人	東京都千代田区大手町2丁目6番2号				
(31)優先権主張番号 (32)優先日	特願平5-94810 平 5 (1993) 1 月29	Ħ	(10)	三菱電柜	機株式会社 千代田区丸の内=	二十月:	2番3号
(33)優先権主張国			(72)発明者				
			(74)代理人	弁理士	高田 守		·
				最終頁に続く			

### (54) 【発明の名称】 同期型半導体記憶装置および半導体記憶装置

### (57)【要約】

【目的】 チップ面積を増大させることなく高速でかつ 安定に動作する同期型半導体記憶装置を提供する。

【構成】 活性単位となるメモリアレイ (MA) は複数の小メモリアレイ (MK) に分割される。2つの小メモリアレイに対してローカルI〇線対 (LIO) が配置される。グローバルI〇線対 (GIO) はワード線シャント領域 (WS) にワード線と交差するように配設される。ローカルI〇線対とグローバルI〇線対との交差部において接続スイッチ (BS) が設けられる。活性化されたメモリアレイの各小メモリアレイがローカルI〇線対を介して対応のグローバルI〇線対に接続される。これにより配線占有面積を増大させることなく複数ビットを同時に読出すことができる。



(2)

特開平6-318391

1

#### 【特許請求の範囲】

【請求項1】 各々が、行列状に配置された複数のメモ リセルと、各前記列に対応して配置される複数のピット 線対と、前記複数のピット線対の所定のピット線に対す る容量パランスを与えるためのダミービット線とを含む 複数のメモリセルアレイプロックと、

前記複数のメモリセルアレイプロックに対応して設けら れ、対応のメモリセルアレイプロックの選択されたメモ リセルとデータ信号の授受を行なうための複数のローカ ルIO線と、

前記複数のローカルIO線に共通に設けられ、プロック 指示信号により指定されたメモリセルアレイプロックに 対応するローカルIO線とデータ信号の授受を行なうた めのグローパルIO線と、

プリチャージ指示信号に応答して、前記ダミーピット線 および対応のローカルIO線を電気的に接続して、前記 ローカルIO線を所定電位にプリチャージするプリチャ ージ手段とを備える、半導体記憶装置。

【請求項2】 各々が、行列状に配置された複数のメモ リセルと、各前記列に対応して配置される複数のピット 20 前記接続手段は、 線対と、前記複数のピット線対の各ピット線に対する容 量パランスを与えるためのダミービット線とを有する複 数のメモリセルアレイブロックを備え、前記複数のメモ リセルアレイプロックの各々は複数の列グループに分割 され、

前記複数のメモリセルアレイプロックの前記グループに 対応して設けられ、対応のアレイブロックグループの選 択されたメモリセルとデータ信号の授受を行なうための 複数のローカルIO線と、

かつ前記複数のメモリセルアレイブロックグループに対 応して配置される複数のグローバルIO線と、

プロック選択信号に応答して、選択されたメモリセルア レイプロックの各ローカルI〇線を前記グローパルIO 線へ接続するための接続手段と、

プリチャージ指示信号に応答して、各前記ダミービット 線を対応のローカルI〇線に電気的に接続して、前記ダ ミーピット線および前記ローカルIO線を所定電位にプ リチャージするためのプリチャージ手段とを備える、半 導体記憶装置。

【請求項3】 各々が行列状に配置された複数のメモリ セルを含む複数のメモリセルアレイブロックと、各前記 列に対応して配置され、センスアンプ活性化信号に応答 して、対応の列の信号を検知し増幅する複数のセンスア ンプと、

前記複数のメモリセルアレイプロックに対応して配置さ れ、対応のメモリセルアレイプロックの選択されたメモ リセルとデータ信号の授受を行なうための複数のローカ

前記複数のローカルIO線に共通に設けられるグローバ 50

ルIO線と、

各前記メモリセルアレイプロックに対応して設けられ、 前記センスアンプ活性化信号に応答して、対応のローカ ルI〇線を前記グローバルI〇線に接続する接続手段と を備える、半導体記憶装置。

2

【請求項4】 各々が行列状に配置された複数のメモリ セルを含みかつ第1のグループと第2のグループとに分 割される複数のメモリセルアレイプロックと、

各前記複数のメモリセルアレイプロックの一方側と他方 10 側とに各列に1つずつの割合で各列に配置され、対応の 列上の信号を検知し増幅する複数のセンスアンプと、

前記複数のメモリセルアレイプロックに対応して配置さ れる複数のローカルIO線と、

第1のグローバル I O線と、

第2のグローバルIO線と、

プロック指定信号に応答して、前記第1および第2のグ ループからそれぞれ1つのメモリセルアレイブロックを 前記第1および第2のグローバル I O線へ接続する接続 手段を含み、

前記第1のグループにおいて少なくとも1個のメモリセ ルアレイプロックに対応するローカルIO線を前記第1 のグローパル I O線に接続し、かつ前記第1のグループ の残りのメモリセルアレイプロックに対応して設けら れ、対応のローカル I O線を前記第2のグローバル I O 線に接続する第1の接続手段と、

前記第2のグループの少なくとも1個のメモリセルアレ イブロックに対応して設けられ、プロック選択信号に応 答して対応のプロックに関連するローカルIO線を前記 前記複数のメモリセルアレイブロックに共通に設けられ 30 第2のグローバルIO線に接続しかつ前記グループの残 りのメモリセルアレイプロックに対応するローカル I O 線をプロック選択信号に応答して前記第1のグローバル I O線に接続する第2の接続手段とを備える、半導体記 憤装骨。

> 【請求項5】 各々が行列状に配置される複数のメモリ セルを有する複数のメモリセルアレイ、前記複数のメモ リセルアレイの各々は、行方向に沿って複数のプロック に分割されかつ隣接グループ間にはワード線シャント領 域が配置されており、

40 各前記アレイプロックに対応して配置され、対応のアレ イブロックの選択されたメモリセルとデータ信号の授受 を行なうための複数のローカルIO線と、

前記複数のメモリアレイの所定数のアレイに共通に設け られかつ前記所定数のアレイ内の各アレイプロックに対 応して前記ワード線シャント領域に配置される複数のグ ローパルIO線と、

アレイ選択信号に応答して、対応のローカルIO線と対 応のグローバルIO線とを接続する接続手段とを含む、 半導体記憶装置。

【請求項6】 データ出力端子と、前記データ出力端子

に共通に設けられ、同時に選択された複数のメモリセル から読出されたデータを並列に受けるための複数のレジ スタとを備える同期型半導体記憶装置であって、

データ読出指示に応答して、前記レジスタを所定の順序 で順次選択する選択手段と、

前記選択手段により選択されたレジスタの格納するデー タをラッチするラッチ手段と、

前記ラッチ手段のラッチしたデータを前記出力端子へ伝 達する読出手段と、

前記データ読出指示に応答して、前記ラッチ手段と前記 10 読出手段とを活性化する駆動手段とを含む、同期型半導 体記憶装置。

【請求項7】 データ出力端子と、前記データ出力端子 に共通に設けられ、同時に選択された複数のメモリセル から読出されたデータを並列に受けて格納する複数のレ ジスタとを含み、一連のパルス列からなるクロック信号 に同期して外部から与えられる信号および書込データを 取込む同期型半導体記憶装置であって、

データ読出指示と前記クロック信号とに応答して、前記 ップアドレス発生手段と、

前記ラップアドレス発生手段からのラップアドレスに従 って、対応のレジスタが格納するデータを前記出力端子 へ伝達する読出手段とを備える、同期型半導体記憶装

【請求項8】 データ出力端子と、前記データ出力端子 に共通に設けられ、行列状に配置された複数のメモリセ ルアレイから同時に選択された複数のメモリセルのデー タを並列に受けて格納する複数のレジスタとを含み、一 連のパルス列からなるクロック信号に同期して制御信 号、アドレス信号および書込データを含む外部信号を取 込む同期型半導体記憶装置であって、

列選択指示が与えられてから前記データ出力端子に有効 データが現われるまでの前記クロック信号のサイクル数 を定義するレイテンシデータを格納するレイテンシ格納 手段と、

前記データ出力端子から連続的に読出される有効データ の数を定義するラップ長データを格納するラップ長格納 手段と、

前記クロック信号とデータ読出指示とに応答して、前記 40 複数のレジスタを所定の順序で選択するためのラップア ドレスを発生するラップアドレス発生手段と、

前記列選択指示と前記データ読出指示とに応答して、前 記列選択指示が与えられてから数えて前記レイテンシデ ータが示すレイテンシより2以上のクロックサイクル前 のクロック信号に同期して前記ラップアドレス発生手段 を活性化しかつこの活性化の後前記ラップ長データが示 すラップ長のクロックサイクル経過後前記ラップアドレ ス発生手段を不活性化する制御手段とを備える、同期型 半導体記憶装置。

【請求項9】 一連のパルス列からなるクロック信号に 同期して、制御信号、アドレス信号および書込データを 取込むとともに行列状に配置された複数のメモリセルを 含むメモリセルアレイから所定数のメモリセルが同時に 選択される同期型半導体記憶装置であって、

前記同時に選択されたメモリセルのデータを第1の制御 信号に応答して並列にラッチする第1のラッチ手段と、

前配第1のラッチ手段のラッチするデータを第2の制御 信号に広答してラッチする第2のラッチ手段と、

前記第2のラッチ手段のラッチデータを所定の順序で順 次前記データ出力端子へ伝達する出力手段と、

前記クロック信号に同期して与えられる列選択指示に応 答して、前記第1および第2の制御信号を順次発生する 制御手段とを備える、同期型半導体記憶装置。

【請求項10】 行列状に配置されたメモリセルを含む メモリセルアレイから所定数のメモリセルが同時に選択 され、かつ一連のパルス列からなるクロック信号に同期 して制御信号、入力データおよびアドレス信号を取込む とともに、さらに列選択指示が与えられてからレイテン レジスタを選択するためのラップアドレスを発生するラ 20 シが示すクロックサイクル経過後データ出力端子に有効 データが現われる同期型半導体記憶装置であって、

> 前記同時に選択された所定数のメモリセルのデータを並 列に受けてラッチする第1のラッチ手段と、

> 前記列選択指示に応答して活性化され、前記クロック信 号の数をカウントするカウント手段と、

> 前記第1のラッチ手段のラッチデータを受けてラッチす る第2のラッチ手段と、

> 前記第2のラッチ手段のラッチデータを所定の順序で読 出して前記データ出力端子へ伝達する出力手段と、

前記カウント手段の前記レイテンシ数より所定数小さい カウント値に応答して前記第1のラッチ手段のラッチデ ータを前記第2のラッチ手段へ転送する転送手段とを備 える、同期型半導体記憶装置。

【請求項11】 データ出力端子と、前記データ出力端 子に共通に設けられ、メモリセルアレイから同時に選択 されたメモリセルのデータを並列に受けて格納する複数 のレジスタとを有し、かつ一連のパルス列からなるクロ ック信号に同期して外部信号を取込む同期型半導体記憶 装置であって、

列選択指示が与えられてから有効データが前記出力端子 に現われるまでに要するクロックサイクル数を示すレイ テンシデータを格納するレイテンシ格納手段と、

前記出力端子に連続的に読出される有効データの数を示 すラップ長データを格納するラップ長格納手段と、

前記列選択指示に応答して、前記複数のレジスタを所定 の順序で順次選択する選択手段と、

前記選択手段により選択されたレジスタの格納するデー 夕を受けて読出データを生成してこの生成した読出デー タを前記データ出力端子へ伝達する出力手段と、

50 前記列選択指示に応答して活性化され、前記クロック信

号をカウントし、そのカウント値が前記レイテンシ数よ り1小さい値から前記ラップ長以上の所定値となる期間 の間前記出力手段をデータ出力可能状態にする制御手段 とを備える、同期型半導体配憶装置。

【請求項12】 データ出力端子と、前記データ出力端 子に共通に設けられ、かつ複数のパンクに分割され、対 応のバンクにおいて選択された複数のメモリセルのデー タを並列に受けて格納する複数のレジスタとを含み、一 連のパルス列からなるクロック信号に同期して外部から 与えられる信号および入力データを取込む同期型半導体 10 とを含む、同期型半導体記憶装置。 記憶装置であって、

前記複数のレジスタ各々に対して設けられるデータ転送 手段と、

前記データ転送手段から与えられるデータから読出デー タを生成して前記出力端子へ伝達する出力手段と、

列選択指示とバンク指定信号とに応答して活性化され、 前記クロック信号をカウントし、該カウント値が所定値 の間にある間前記パンク指示信号が指定するパンクに対 して設けられたデータ転送手段のみを作動状態とする制 御手段とを備える、同期型半導体記憶装置。

【請求項13】 行列状に配置されたメモリセルを有す るメモリセルアレイから同時に所定数のメモリセルが選 択され、かつ一連のパルス列からなるクロック信号に同 期して外部から与えられる信号および入力データを取込 む同期型半導体記憶装置であって、

前記入力データを受けるデータ入力端子と、

前記データ入力端子に共通に設けられ、前記同時に選択 されたメモリセルに書込まれるべきデータを格納するた めの複数のレジスタ手段と、

前記クロック信号に同期して与えられる列選択指示に応 30 答して、前記複数のレジスタを順次所定の順序で選択し て前記データ入力端子に結合するためのレジスタ選択手 段と

前記列選択指示に応答して、所定数単位で、前記レジス 夕手段が格納するデータを対応のメモリセルへ伝達する データ伝達手段とを含む、同期型半導体記憶装置。

【請求項14】 行列状に配置されたメモリセルを有す るメモリセルアレイから複数のメモリセルが同時に選択 され、かつ一連のパルス列からなるクロック信号に同期 して、制御信号、アドレス信号および入力データを含む 40 外部信号を取込む同期型半導体記憶装置であって、

前記同時に選択される複数のメモリセルに対応して配置 され、所定の順序で前記データ入力端子に結合され、前 記入力端子に与えられたデータを格納する複数の第1の ラッチと、

前記複数の第1のラッチ各々に対応して設けられ、対応 の第1のラッチが格納するデータを受けかつラッチする 複数の第2のラッチと、

列選択指示に応答して、前記第1のラッチにデータがラ ッチされた後に対応の第2のラッチへデータを転送する 50 ように転送制御信号を発生する転送制御手段とを備え る、同期型半導体記憶装置。

【請求項15】 一連のパルス列からなるクロック信号 に同期して、制御信号、アドレス信号および入力データ を含む外部信号を取込む同期型半導体記憶装置であっ

前配クロック信号を分周しかつ分周したクロック信号を 位相シフトして複数の駆動信号を生成する手段と、

前記複数の駆動信号に応答して基準電圧を発生する手段

【請求項16】 一連のパルス列からなるクロック信号 に同期して、制御信号、アドレス信号および入力データ を含む外部信号を取込む同期型半導体記憶装置であっ て、

データ入出力端子数の情報を設定するための手段と、

前記クロック信号を分周しかつ分周された信号を位相シ フトさせて複数の駆動信号を発生する手段と、

前記複数の駆動信号に応答して基準電圧を発生する手段

20 前記データ入出力端子数情報に従って、前記基準電圧発 生手段の駆動能力を調整する手段とを含む、同期型半導 体記憶装置。

【請求項17】 一連のパルス列からなるクロック信号 に同期して、制御信号、アドレス信号および入力データ を取込む同期型半導体記憶装置であって、

互いに独立に駆動可能であり、かつ共通のデータ入出力 端子を介してデータの入力および出力を行なう複数のバ ンクと、

前記複数のパンク各々に対応して設けられ、前記クロッ ク信号に応答して基準電圧を発生する複数の基準電圧発 生手段とを含む、同期型半導体記憶装置。

【請求項18】 外部から周期的に与えられるクロック 信号に同期して外部制御信号を取込む同期型半導体記憶 装置であって、

行列状に配列される複数のメモリセルと、

前記クロック信号に同期して連続して入出力されるべき データの数を示すラップ長データを格納する手段と、

選択されたメモリセルとデータの授受を行なうための内 部データ線と、

前記内部データ線を所定電位にプリチャージするための プリチャージ手段と、

列選択開始指示信号に応答して、前記クロック信号をカ ウントするカウント手段と、

前記列選択開始指示信号に応答して前記プリチャージ手 段を不活性状態とし、かつ前記カウント手段のカウント 値が前記ラップ長データが示すラップ長と等しくなると 前記プリチャージ手段を活性化して前記内部データ線を 所定電位にプリチャージさせるためのプリチャージ制御 手段とを備える、同期型半導体記憶装置。

【請求項19】 外部から周期的に与えられるクロック

(5)

特開平6-318391

信号に同期して外部制御信号を取込む同期型半導体記憶 装置であって、

複数のメモリセルと、

選択されたメモリセルとデータの授受を行なうための内 部データ線と、

各前記クロック信号に同期して所定期間活性化され、前 記内部データ線を所定電位にプリチャージするプリチャ ージ手段とを備える、同期型半導体記憶装置。

【請求項20】 外部から周期的に与えられるクロック 装置であって、

行列状に配列される複数のメモリセルと、

選択されたメモリセルとデータの授受を行なうための内 部データ線と、

列選択開始指示信号に応答して、前記クロック信号をカ ウントし、該カウント値が所定値に達するごとに活性化 されて前記内部データ線を所定電位にプリチャージする プリチャージ手段とを備える、同期型半導体記憶装置。

【請求項21】 外部から周期的に与えられるクロック 装置であって、

行列状に配列される複数のメモリセルと、

選択されたメモリセルへのデータの書込を禁止する内部 書込マスク信号を各書込データに対して発生する手段 と、

外部書込データ各々に対し外部から与えられる外部書込 マスク信号の活性/非活性を判別する判別手段と、

: 前記判別手段が前記外部書込マスク信号が書込許可を示 す状態にあると判別したとき、前記内部書込マスク信号 を書込許可を示す状態とする書込制御手段とを備える、 同期型半導体記憶装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体記憶装置に関 し、特に、外部から周期的に与えられるクロック信号に 同期して外部信号の取込を行なう同期型半導体記憶装置 に関する。より特定的には、この発明はランダムにアク セス可能な同期型ダイナミック・ランダム・アクセス・ メモリ (SDRAM) に関する。

[0002]

【従来の技術】マイクロプロセッサ (MPU) は近年ま すます高速化されてきている。一方、主記憶として用い られるダイナミック・ランダム・アクセス・メモリ(以 下、DRAMと称す)は高速化されてきてはいるもの の、その動作速度は依然MPUの動作速度に追随するこ とができない。このため、DRAMのアクセスタイムお よびサイクルタイムがポトルネックとなり、システム全 体の性能が低下するということがよくいわれる。システ ムの性能を向上させるために、DRAMとMPUとの間

(SRAMと以後称す) からなるキャッシュメモリと呼 ばれる高速メモリを配置する手法がよく用いられる。キ ャッシュメモリに使用頻度の高いデータを格納してお き、MPUが必要とするデータがキャッシュメモリ内に 記憶されている場合には高速のキャッシュメモリヘアク セスする。キャッシュメモリにMPUが要求するデータ がないときのみDRAMヘアクセスする。使用頻度の高

8

いデータが高速のキャッシュメモリに格納されているた め、DRAMへのアクセス頻度が大幅に低減され、これ 信号に同期して外部制御信号を取込む同期型半導体記憶 10 によりDRAMのアクセスタイムおよびサイクルタイム の影響を排除してシステムの性能を向上させる。

【0003】このキャッシュメモリを用いる方法は、S RAMがDRAMに比べて高価であるため、パーソナル コンピュータなどの比較的安価な装置には適していな い。したがって、安価なDRAMを用いてかつシステム の性能を向上させることが求められている。MPUとD RAMとを単に同期動作させるだけであれば、DRAM ヘシステムクロックを与え、このシステムクロックに同 期してDRAMを動作させればよい。DRAMをシステ 信号に同期して外部制御信号を取込む同期型半導体記憶 20 ムクロック信号に同期して動作させる構成は、ハラによ る米国特許第5083296号に示されている。ハラの DRAMは、クロック信号CLKに同期してチップセレ クト信号/CSおよびライトイネーブル信号/WEをラ ッチする。ラッチされたチップセレクト信号/CSが活 性状態にありDRAMが選択されたことを示している場 合、クロック信号に同期して内部RAS信号および内部 CAS信号が発生される。内部RAS信号および内部C AS信号に応答してアドレス信号をラッチして内部行ア ドレス信号および内部列アドレス信号を生成する。デー 30 夕の入出力もクロック信号CLKに同期して行なわれ

> 【0004】ハラは、DRAMをクロック同期動作させ ることにより、DRAMをロウアドレスストロープ信号 RAS、コラムアドレスストロープ信号CASなどの制 御信号で動作させる際に生じるタイミングのずれなどの 問題の解決を図っている。

[0005]

【発明が解決しようとする課題】上述のハラのDRAM は、単にDRAMをクロック同期動作させることのみを 40 意図している。アドレス信号はクロック信号CLKに同 期して発生された内部RAS信号および内部CAS信号 によりラッチされている。比較的低速のクロック信号か または十分なセットアップ時間およびホールド時間のマ ージンを有するアドレス信号であれば外部アドレス信号 に応答して所望の内部アドレス信号を生成することがで きる。しかしながら、クロック信号CLKが高速である か、またはアドレス信号のセットアップ時間およびホー ルド時間のマージンが少ない場合、内部RAS信号およ びCAS信号が発生された場合内部アドレス信号がすで に、高速のスタティック・ランダム・アクセス・メモリ 50 に無効状態に移行していることが生じる。したがって、

このハラのDRAMは高速のクロック信号に同期して動 作させることはできない。すなわち、高速のMPUに対 する高速の主記憶として利用できない。

【0006】また、このハラのDRAMは、内部構成と しては通常の標準DRAMと同様の構成を備えており、 外部制御信号およびデータ入出力部分にのみクロックで 動作するラッチ回路が設けられているだけである。一 方、米国JEDEC (Joint Electron Device Engineering Counci 1) は、高速MPUのための主記憶としてクロック信号 10 に同期して動作する同期型DRAM(シンクロナスDR AM:以下、SDRAMと称す)を採用し、このSDR AMの仕様の標準化作業を現在行なっている。未だ、こ の標準仕様の詳細については明らかにされていない。日 経エレクトロニクス、1992年2月3日号の第85頁 の記事によると、次の構成が提案されている:

(1) 周期10ないし15ns (ナノ秒) のクロック 信号で同期をとる。

【0007】(2) 最初のランダム・アクセスでは、 行アドレス信号入力後4ないし6クロックでデータをア 20 クセスする。その後、1クロックごとに連続するアドレ スのデータをアクセスすることができる。

(3) チップ内回路をパイプライン動作させ、またシ リアル入出力バッファをデータ入出力部に設けてアクセ ス時間を短縮する。上述の構成は単に案だけであり、具 体的にどのようにこれらを実現するかについては何ら述 べられていない。それゆえ、この発明の目的は、新規な 構成の高速動作するSDRAMを提供することである。 この発明の他の目的は、チップ占有面積の小さいSDR AMを提供することである。

【0008】この発明のさらに他の目的は、チップ占有 面積の小さな半導体記憶装置を提供することである。 [0009]

【課題を解決するための手段】請求項1に係る半導体記 憶装置は、複数のメモリセルアレイブロックを含む。ア レイプロックの各々は、複数のビット線対と、所定のビ ット線に容量パランスを与えるためのダミーピット線と を含む。この半導体記憶装置はさらに、複数のメモリセ ルアレイプロックに対応して設けられ、対応のアレイブ ロックの選択されたメモリセルとデータ信号の授受を行 40 なうための複数のローカルIO線と、これらの複数のロ ーカル I O線に共通に設けられ、選択されたアレイプロ ックに対応するローカルIO線とデータ信号の授受を行 なうためのグローバルIO線と、プリチャージ指示に応 答して、ダミービット線と対応のローカルIO線とを電 気的に接続するとともに、このダミーピット線を介して 各ローカルIO線を所定電位にプリチャージするプリチ ャージ手段を備える。

【0010】請求項2の半導体記憶装置は、各々が、行

リセルアレイプロックとを含む。これらの複数のメモリ セルアレイプロックの各々は、複数の列グループに分割 される。隣接する列グループの間にはワード線シャント 領域が設けられる。この請求項2に係る半導体配憶装置 はさらに、ワード線シャント領域において配置され、所 定数のアレイプロックに共通に設けられかつ列グループ に対応して設けられる複数のグローバルIO線と、プロ ック選択信号に応答して、選択されたアレイプロックの ローカルIO線を関連のグローバルIO線に接続する接 **続手段とを含む。列グループの各々は、各列に対応して** 配置される複数のビット線対と、各ビット線対のビット 線に対し容量バランスを与えるためのダミービット線 と、プリチャージ指示に応答してこのダミービット線を

対応のローカルIO線に接続し、ダミーピット線および

ローカルIO線を所定電位にプリチャージするプリチャ

ージ手段を含む。

10

【0011】請求項3に係る半導体記憶装置は、各々が 行列状に配置された複数のメモリセルを有する複数のメ モリセルアレイプロックと、各列に対応して配置され、 センスアンプ駆動信号に応答して対応の列上の信号を検 知し増幅するセンスアンプ手段と、複数のメモリセルア レイプロックに対応して配置され、対応のアレイプロッ クの選択されたメモリセルとデータ信号の授受を行なう ための複数のローカルIO線と、複数のメモリセルアレ イプロックに共通に設けられるグローバルIO線と、セ ンスアンプ活性化信号に応答して、前記センスアンプ活 性化信号が伝達されたアレイプロックに対応するローカ ルIO線をグローバルIO線に接続する接続手段とを含 む。請求項4に係る半導体記憶装置は、行列状に配置さ 30 れた複数のメモリセルを各々が含む複数のメモリセルア レイプロックと、各アレイプロックの一方側と他方側と に各列に1つずつの割合で確実に設けられる、対応の列 上の信号を検知し増幅する複数のセンスアンプとを含 む。この複数のメモリセルアレイプロックは、第1のグ ループと第2のグループとに分割される。

【0012】請求項4に係る半導体記憶装置はさらに、 これらの複数のプロックに対応して配置される複数のロ ーカルIO線と、第1のグローバルIO線と、第2のグ ローバル I O線とブロック選択信号に応答して、第1の グループから1つのメモリアレイプロックと、第2のグ ループから1つのメモリアレイプロックをともに活性化 する手段と、このプロック選択信号に応答して、対応の アレイプロックに対応して設けられるローカルIO線を 第1および第2のグローバル I O線に接続する手段を含 む。この接続手段は、第1のグループにおいては少なく とも1つのアレイプロックに対しては、対応のローカル IO線を第1のグローバルIO線に接続し、残りのアレ イブロックに対しては、対応のローカルIO線を第2の グローパル I 〇線に接続する第1の接続手段と、第2の 列状に配置された複数のメモリセルを有する複数のメモ 50 グループにおいて、少なくとも1つのアレイブロックに (7)

特開平6-318391

11

対しては対応のローカル I O線を第2のグローバル I O線へ接続し、残りのアレイプロックについては対応のローカル I O線を第1のグローバル I O線へ接続する第2の接続手段を含む。

【0013】 請求項5に係る半導体記憶装置は、各々が行列状に配置された複数のメモリセルを有する複数のメモリアレイを含む。各メモリアレイは、行方向に沿って複数のプロックに分割される。隣接プロック間には、ワード線シャント領域が配置される。この半導体記憶装置は、さらに、各アレイプロックに対応して配置され、対 10 応のアレイプロック内の選択されたメモリセルとデータ信号の授受を行なうための複数のローカルI〇線と、所定数メモリアレイに共通に設けられかつ複数のプロックに対応してワード線シャント領域に配置される複数のグローパルI〇線と、アレイ選択信号に従って、選択されたアレイに対応するローカルI〇線をそれぞれ対応のグローパルI〇線に接続する接続手段を含む。

【0014】請求項6に係る半導体記憶装置は、データ 読出端子と、このデータ読出端子に共通に設けられ、同 時に選択された複数のメモリセルからのデータを並列に 20 受ける複数のデータレジスタとを含む。この半導体記憶 装置はさらに、複数のレジスタを、所定の順序で順次選 択する選択手段と、この選択手段により選択されたレジ スタが格納するデータを受けてラッチするラッチ手段 と、このラッチ手段のラッチデータを受けてデータ出力 端子へ伝達する出力手段と、このラッチ手段と出力手段 とを活性化する駆動手段とを含む。請求項7に係る半導 体記憶装置は、一連のパルス列からなるクロック信号に 同期して、外部から与えられる信号およびデータを取込 む同期型半導体記憶装置である。この同期型半導体記憶 30 装置は、データ出力端子と、このデータ出力端子に共通 に設けられ、メモリセルアレイにおいて同時に選択され た複数のメモリセルのデータを並列に受けて格納する複 数のレジスタを含む。

【0015】この同期型半導体記憶装置は、データ読出 指示とクロック信号とに応答して、複数のレジスタから 特定のレジスタを指定するためのラップアドレスを発生 するラップアドレス発生手段と、このラップアドレス発 生手段からのラップアドレスに従って対応のレジスタの 格納データを出力端子へ伝達する出力手段とを含む。請 求項8に係る半導体記憶装置は、一連のパルス列からな るクロック信号に同期して、制御信号、アドレス信号お よび入力データを含む外部信号を取込む同期型半導体記 憶装置である。この同期型半導体記憶装置は、データ出 力端子と、このデータ出力端子に共通に設けられ、メモ リセルアレイにおいて同時に選択された複数のメモリセ ルのデータを並列に受けて格納する複数のレジスタを含 む。この同期型半導体記憶装置は、列選択指示が与えら れてからデータ出力端子に有効データが現われるまでの クロック信号のサイクル数を定義するレイテンシデータ 12

を格納するレイテンシ格納手段と、データ出力端子から 連続的に出力される有効データの数を定義するラップ長 データを格納するラップ長格納手段と、クロック信号と データ説出指示とに応答して、複数のレジスタから特定 のレジスタを選択するためのラップアドレスを発生する ラップアドレス発生手段と、列選択指示が与えられてか ら数えてレイテンシ数データが示すレイテンシ数より2 以上のクロックサイクル前のクロック信号に同期してラ ップアドレス発生手段を活性化しかつラップ長データが 示すラップ長のクロックサイクルの経過後このラップア ドレス発生手段を不活性化する制御手段とを備える。

【0016】請求項9に係る半導体記憶装置は、一連のパルス列からなるクロック信号に同期して制御信号、入力データおよびアドレス信号を含む外部信号を取込む同期型半導体記憶装置である。この同期型半導体記憶装置においては、行列状に配置されたメモリセルを含むメモリセルアレイから同時に所定数のメモリセルが選択される。この同期型半導体記憶装置は、同時に選択されたメモリセルのデータを第1の制御信号に応答して同時にラッチする第1のラッチ手段と、この第1のラッチ手段のラッチデータを第2の制御信号に応答してラッチする第2のラッチ手段と、第2のラッチ手段のラッチデータを所定の順序で順次データ出力端子へ伝達する出力手段と、クロック信号に同期して与えられる列選択指示に応答して第1および第2の制御信号を順次発生する制御手段とを備える。

【0017】請求項10に係る半導体記憶装置は、一連 のパルス列からなるクロック信号に同期して、制御信 号、アドレス信号および入力データを取込む同期型半導 体記憶装置である。この同期型半導体記憶装置において は、行列状に配置されたメモリセルを含むメモリセルア レイから所定数のメモリセルが同時に選択される。この 同期型半導体記憶装置においては、列選択指示が与えら れてからレイテンシにより規定されるクロックサイクル 経過時にデータ出力端子に有効データが現われる。この 同期型半導体記憶装置は、同時に選択された複数のメモ リセルのデータを並列に受けてラッチする第1のラッチ 手段と、列選択指示に応答して活性化されてクロック信 号の数をカウントするカウント手段と、第1のラッチ手 段のラッチデータを受けてラッチする第2のラッチ手段 と、第2のラッチ手段のラッチデータを所定の順序で読 出して出力端子へ伝達する出力手段と、カウント手段の カウント値がレイテンシ数-所定値に到達したときに第 1のラッチ手段のラッチデータを第2のラッチ手段へ転 送するデータ転送手段とを備える。

【0018】請求項11に係る半導体記憶装置は、一連のパルス列からなるクロック信号に同期して制御信号、アドレス信号および入力データを含む外部信号を取込む同期型半導体記憶装置である。この同期型半導体記憶装50 置は、データ出力端子と、このデータ出力端子に共通に

設けられ、行列状に配置された複数のメモリセルを含む メモリセルアレイから同時に選択される所定数のメモリ セルのデータを並列に受けて格納する複数のレジスタを 含む。この同期型半導体配憶装置は、列選択指示が与え られるクロックサイクルから有効データがデータ出力端 子に現われるまでに要するクロックサイクル数を示すデ ータを格納するレイテンシ格納手段と、データ出力端子 に連続的に出力される有効データの数を示すラップ長デ ータを格納するラップ長格納手段と、列選択指示に応答 して複数のレジスタを所定の順序で順次選択する手段 と、選択手段により選択されたレジスタから読出された データを受けて読出データを生成し、この生成した読出 データをデータ出力端子へ伝達する出力手段と、列選択 指示に応答して、クロック信号をカウントし、そのカウ ント値に従って出力手段をデータ出力可能状態に設定す る出力制御手段を備える。この出力制御手段は、カウン ト値がレイテンシ数-1になったときからこの出力手段 を活性化状態に設定し、この出力手段の活性状態をラッ プ長+所定値のクロックサイクル間維持する手段を含

【0019】請求項12に係る半導体記憶装置は、一連 のパルス列からなるクロック信号に同期して、外部から 与えられる信号およびデータを取込む同期型半導体記憶 装置である。この同期型半導体記憶装置は、データ出力 端子と、このデータ出力端子に共通に設けられ、同時に 選択される複数のメモリセルのデータを並列に受けて格 納する複数のレジスタを含む。この同期型半導体記憶装 置は、各々が互いに独立に駆動可能な複数のパンクを含 む。複数のパンクはそれぞれメモリセルアレイを含む。 複数のレジスタは各パンクに対応して分割される。この 同期型半導体記憶装置は、複数のレジスタに対して設け られるデータ転送手段と、このデータ転送手段から与え られるデータに従って読出データを生成してデータ出力 端子へ伝達する出力手段と、列選択指示とバンク指定信 号に応答して、クロック信号をカウントしこのカウント 値が所定値の間にある間バンク指定信号が指定するバン クに設けられた転送手段を作動状態とする制御手段を備 える。

【0020】請求項13に係る半導体記憶装置は、一連 のパルス列からなるクロック信号に同期して、制御信 号、アドレス信号および入力データを含む外部信号を取 込む同期型半導体記憶装置である。この同期型半導体記 憶装置においては、行列状に配置された複数のメモリセ ルを有するメモリセルアレイから所定数のメモリセルが 同時に選択される。この同期型半導体記憶装置は、デー 夕入力端子と、このテスト入力端子に共通に設けられ、 同時に選択された所定数のメモリセルに書込まれるべき データを格納するための複数のレジスタ手段と、列選択 指示に応答して、複数のレジスタ手段を所定の順序で順 14

択手段と、列選択指示に応答して、予め定められた数の レジスタにデータが曹込まれることにそのレジスタ手段 が格納するデータを対応のメモリセルへ伝達する手段と

【0021】請求項14に係る半導体記憶装置は、一連 のパルス列からなるクロック信号に同期して、制御信 号、アドレス信号および入力データを含む外部信号を取 込む同期型半導体記憶装置である。この同期型半導体記 憶装置においては、行列状に配置された複数のメモリセ 10 ルを含むメモリセルアレイから複数のメモリセルが同時 に選択される。この同期型半導体記憶装置は、データ入 力端子に共通に設けられ、所定の順序で順次入力端子に 結合される複数の第1のラッチと、第1のラッチに対応 して設けられ、対応のラッチ手段がラッチするデータを 第1の制御信号に応答してラッチする複数の第2のラッ チと、この第2のラッチのラッチデータを対応のメモリ セルへ伝達する書込手段と、列選択指示に応答して、対 応の第1のラッチにデータがラッチされた後に対応の第 2のラッチをラッチするように前記第1の制御信号を順 20 次発生する制御手段とを備える。

【0022】請求項15に係る半導体記憶装置は、一連 のパルス列からなるクロック信号に同期して、制御信 号、アドレス信号および入力データを含む外部信号を取 込む同期型半導体記憶装置である。この同期型半導体記 憶装置は、クロック信号を分周しかつ分周したクロック 信号を位相シフトさせて複数の駆動信号を生成する手段 と、この複数の駆動信号に応答して基準電圧を発生する ・ 手段とを含む。請求項16に係る半導体記憶装置は、一 連のパルス列のクロック信号に同期して、制御信号、ア ドレス信号および入力データを含む外部信号を取込む同 期型半導体記憶装置である。この同期型半導体記憶装置 は、データ入出力端子数情報を設定するための手段と、 クロック信号を分周しかつ位相シフトさせて複数の互い に位相の異なる駆動信号を発生する手段と、複数の駆動 信号に応答して基準電圧を発生する手段と、設定された データ入出力端子数情報に従ってこの基準電圧を発生す るための手段の駆動能力を調整する手段とを含む。

【0023】請求項17に係る半導体記憶装置は、一連 のパルス列からなるクロック信号に同期して、制御信 40 号、アドレス信号および入力データを含む外部信号を取 込む同期型半導体記憶装置である。この同期型半導体記 憶装置は、各々がメモリセルアレイを含み、かつ互いに 独立に駆動可能である複数のパンクと、これらの複数の パンク各々に対して設けられ、クロック信号に応答して 基準電圧を発生する複数の基準電圧発生手段とを含む。 請求項18に係る同期型半導体記憶装置は、行列状に配 列される複数のメモリセルと、外部から周期的に与えら れるクロック信号に同期して連続して入出力されるべき データの数を示すラップ長データを格納する手段と、選 次選択してデータ入力端子に結合するためのレジスタ選 50 択されたメモリセルとデータの授受を行なうための内部 することができる。

特開平6-318391

15

データ線と、この内部データ線を所定電位にプリチャー ジするためのプリチャージ手段と、列選択開始指示信号 に応答して、クロック信号をカウントするカウント手段 と、列選択開始指示信号に応答してプリチャージ手段を 不活性状態とし、かつカウント手段のカウント値がラッ プ長データが示すラップ長と等しくなるとプリチャージ 手段を活性化して内部データ線を所定電位にプリチャー ジするためのプリチャージ制御手段とを備える。

【0024】請求項19に係る同期型半導体記憶装置 は、複数のメモリセルと、選択されたメモリセルとデー 10 夕の授受を行なうための内部データ線と、外部から同期 的に与えられるクロック信号に同期して所定期間活性化 され、内部データ線を所定電位にプリチャージするプリ チャージ手段とを含む。請求項20に係る同期型半導体 記憶装置は、列選択開始指示信号に応答して外部から周 期的に与えられるクロック信号をカウントし、このカウ ント値が所定値に達するごとに内部データ線を所定期 間、所定電位にプリチャージする手段を含む。請求項2 1に係る同期型半導体記憶装置は、行列状に配置される の書込を禁止する内部書込マスク信号を各書込データに 対して発生する手段と、外部書込データとともに外部か ら与えられる外部書込マスク信号の活性/非活性を判別 する判別手段と、この判別手段が外部書込マスク信号が 書込許可を示す状態にあると判別したとき、内部書込マ スク信号を書込許可を示す状態とする書込制御手段とを 備える。

[0025]

【作用】請求項1に係る半導体記憶装置においては、ロ ーカルIO線はダミービット線を介して所定電位にプリ 30 チャージされる。ローカルIO線プリチャージ用のトラ ンジスタを別に設ける必要がなく、チップ面積が低減さ れる。請求項2に係る半導体記憶装置においては、ロー カルI〇線が多分割構造とされ、分割ローカルI〇線が ワード線シャント領域に設けられたグローバルIO線に 接続される。ローカルIO線およびグローバルIO線の 数を配線面積を増加させることなく増加させることがで きる。また、ローカルIO線はダミーピット線を介して プリチャージされるため、ローカルIO線プリチャージ 用トランジスタを設ける必要がなく、さらに配線面積を 40 低減することができる。

【0026】請求項3に係る半導体記憶装置において は、センスアンプ活性化信号により、ローカルIO線が グローバルI〇線に接続される。ローカルI〇線はメモ リアレイプロックに対応して配置される。センスアンプ 活性化信号は、活性化されたメモリアレイプロックに対 してのみ転送される。これにより、ローカルIO線とグ ローバルIO線との接続を特別の制御回路を設けること なく実現することができる。 請求項4に係る半導体記憶 装置においては、第1のグループのプロックは、第1の 50

グローバルIO線に接続されるプロックと、第2のグロ ーバルIO線に接続されるメモリセルアレイを含む。第 2のグループも同様に、第2のグローバル I O線に接続 される。第1のグループおよび第2のグループからはそ れぞれ第1および第2のグローバル I 〇線に接続される ようにメモリアレイが選択される。メモリアレイはダブ ルエンド構造に配置されたセンスアンプを含む。第1の グループと第2のグループの境界に位置するプロック選 択値において、このプロックの接続をアレイ活性化区分 と異ならせることにより、複雑なスイッチ構造を設ける ことなくローカルIO線をグローパルIO線に接続する ことができる。これによりローカルIO線とグローバル IO線との接続のために必要とされる回路構造を簡略化

16

【0027】請求項5に係る半導体記憶装置において は、ローカルIO線は多分割構造とされ、グローバルI O線はワード線シャント領域に配置される。これにより 配線面積を増加させることなくグローパルIO線および ローカルI〇線の数を増加させることができる。請求項 複数のメモリセルと、選択されたメモリセルへのデータ 20 6に係る半導体記憶装置においては、レジスタからパイ プライン態様でデータが読出される。これにより高速で データの読出を行なうことができる。 請求項7に係る同 期型半導体記憶装置においては、ラップアドレスがクロ ック信号に同期して発生される。これによりクロックに 同期して有効データをデータ出力端子に伝達することが できる。 請求項8に係る同期型半導体記憶装置において は、必要期間のみラップアドレス発生手段が活性化され る。これによりラップアドレス発生手段における消費電 流を低減する。

> 【0028】請求項9に係る同期型半導体記憶装置にお いては、レジスタが第1および第2のラッチを含む。第 1のラッチに現アクセスサイクルにおいて読出されたデ ータをラッチし、第2のラッチに、1アクセスサイクル 前に読出されたデータをラッチすることができる。連続 してデータを読出すときに1アクセスサイクル前のデー 夕が破壊されることなく、確実に連続的にデータを読出 すことができる。請求項10に係る同期型半導体記憶装 置においては、列選択指示が与えられてからレイテンシ 数-2のクロックサイクル時にデータの転送が行なわれ る。これにより出力データを出力手段にまで先読みする ことができ、高速でデータの読出を行なうことができ る。請求項11に係る同期型半導体記憶装置において は、必要期間のみ出力手段が活性化され、この出力手段 における消費電流を低減するとともに、誤ったデータの 出力が防止される。

【0029】請求項12に係る同期型半導体記憶装置に おいては、選択されたパンクにおいて所定クロック期間 のみ出力手段へのデータ転送が実行される。これにより 誤ったデータの読出が防止されるとともに、データ転送 時の電力消費を低減することができる。請求項13に係

る同期型半導体記憶装置においては、所定ピット単位で 選択メモリセルへのデータの書込が行なわれる。ラップ 長の途中でデータの書込を禁止することができ、高速で 必要なデータのみを書込むことができる。 請求項14に 係る同期型半導体記憶装置においては、書込レジスタに おいて第1のラッチが現アクセスサイクルのデータをラ ッチし、第2のラッチが1アクセスサイクル前のデータ をラッチすることができる。連続データ書込動作時にお いて誤ったデータの書込が防止される。

【0030】請求項15に係る同期型半導体記憶装置に 10 おいては、互いに位相の異なる複数の駆動信号を用いて 基準電圧を発生することができる。これにより安定に基 準電圧を発生することができる。請求項16に係る同期 型半導体記憶装置においては、データ入出力端子数に応 じて基準電圧発生手段の駆動能力が調整されるため、不 必要な電力消費をなくすことができる。請求項17に係 る同期型半導体記憶装置においては、バンクそれぞれに 基準電圧発生手段が設けられる。これにより半導体記憶 装置の動作状態に応じて基準電圧発生手段を駆動するこ とができ、この基準電圧発生に必要される電力消費を最 20 適値に設定し、安定な基準電圧を発生することができ

【0031】請求項18に係る同期型半導体記憶装置に おいては、列選択指示信号が与えられてからラップ長に 等しい数のクロックサイクルが経過したときに内部デー タ線が所定電位にプリチャージされる。標準DRAMの ように列選択指示信号が与えられたときに内部データ線 をプリチャージし、次いで内部データ線へ書込データを 伝達する必要がなくなる。これにより、高速でデータの 曹込を行なうことができる。請求項19に係る同期型半 30 導体記憶装置においては、内部データ線は、クロック信 号に同期して所定電位にプリチャージされる。したがっ て、ラップ長データの書込時にストップ動作が行なわ れ、別の動作が開始した場合においても、内部データ線 は所定電位にプリチャージされているため、特に次の動 作のために新たに内部データ線をプリチャージする必要 がなく、ラップストップ動作が行なわれる場合でも、高 速でデータの入出力を行なうことができる。

【0032】請求項20に係る同期型半導体記憶装置に おいては、列選択開始指示信号が与えられてから、所定 40 クロックサイクルごとに内部データ線の所定電位へのプ リチャージが行なわれている。したがって、所定クロッ クサイクル数の間に内部データ線の所定電位へのプリチ ャージを行なってデータをメモリセルへ転送することが できるため、高速動作サイクルにおいても余裕をもって 内部データ線のプリチャージおよびデータ書込を行なう ことができるとともに、この所定クロックサイクルごと にラップストップ動作が可能である。請求項21に係る 同期型半導体配憶装置においては、各書込データごとに

18

の内部魯込マスク信号は、外部から魯込許可を示す外部 **書込マスク信号が与えられたときにメモリセルへの書込** を許可する。したがって、外部書込マスク信号の活性/ 非活性を判別してから内部書込データにマスクをかける 必要がなくなり、アクセス時間に影響を及ぼすことな く、確実に所望のデータのみをメモリセルへ書込むこと ができ、マスクがかけられたデータに対しては確実にマ スクをかけることができる。

[0033]

#### 【実施例】

[メモリセルアレイ配置] SDRAMにおいては高速で アクセスするために、システムクロック信号に同期して 連続したたとえば8ビットの複数ビット(1つのデータ 入出力端子について)に高速アクセスする仕様が提案さ れている。この連続アクセスの仕様を満たす標準的なタ イミング図を図2に示す。図2においては、データ入出 力端子DQ0ないしDQ7の8ビットのデータ (バイト データ)の入力および出力が可能なSDRAMにおい て、連続して8ビットのデータ(8×8の合計64ビッ ト)を書込または読出す動作を示す。図2に示すよう に、SDRAMにおいては、たとえばシステムクロック である外部からのクロック信号CLKの立上がりエッジ で外部からの制御信号、ロウアドレスストローブ信号/ RAS、コラムアドレスストロープ信号/CAS、出力 イネーブル信号(出力許可信号)/OE、ライトイネー ブル信号(書込許可信号)/WEおよびアドレス信号A DDが取込まれる。アドレス信号ADDは行アドレス信 号Xと列アドレス信号Yとが時分割的に多重化されて与 えられる。ロウアドレスストローブ信号/RASがクロ ック信号CLKの立上がりエッジにおいて活性状態の "L" にあればそのときのアドレス信号ADDが行アド レス信号Xとして取込まれる。

【0034】次いでコラムアドレスストロープ信号/C ASがクロック信号CLKの立上がりエッジにおいて活 性状態のLにあればそのときのアドレス信号ADDが列 アドレス信号Yとして取込まれる。この取込まれた行ア ドレス信号Xaおよび列アドレス信号Ybに従ってSD RAM内において行および列の選択動作が実施される。 行アドレスストロープ信号/RASが"L"に立下がっ てから所定のクロック期間(図2においては6クロック サイクル)が経過した後、出力イネーブル信号/OEが "L"にあれば最初の8ビットデータb0が出力され る。以降、クロック信号CLKの立上がりに応答してデ ータが出力される。書込動作時においては、行アドレス 信号Xcの取込みはデータ読出時と同様である。クロッ ク信号CLKの立上がりエッジにおいてコラムアドレス ストロープ信号/CASおよびライトイネーブル信号/ WEがともに活性状態の"L"であれば、列アドレス信 号Ydが取込まれるとともに、そのときに与えられてい 内部書込マスク信号は書込禁止を示す状態とされる。こ 50 たデータ d 0 が最初の書込データとして取込まれる。こ (11)

が選択される。

特開平6-318391

19

の信号/RASおよび/CASの立下がりに応答してS DRAM内部においては行および列選択動作が実行され る。クロック信号CLKに同期して順次入力データd 1、…、d 7が取込まれ、連続するメモリセルへこの入 カデータが書込まれる。

【0035】上述のように、従来のDRAMにおけるロ ウアドレスストローブ信号/RASおよびコラムアドレ スストロープ信号/CASという外部制御信号に同期し てアドレス信号および入力データなどを取込んで動作さ せる方式と異なり、SDRAMにおいては、外部から与 10 メモリアレイから 4 ビットのメモリセルが選択される。 えられるたとえばシステムクロックであるクロック信号 CLKの立上がりエッジでアドレスストロープ信号/R AS、/CAS、アドレス信号および入力データなどの 外部信号を取込む。このように、外部からのクロック信 号に同期させて外部からの信号およびデータを取込む同 期動作を実行することの利点は、アドレス信号のスキュ ー (タイミングのずれ) によるデータ入出力時間に対す るマージンを確保する必要がなく、このためサイクルタ イムを短縮することができることなどである。また、こ のSDRAMが用いられるシステムによっては、連続し たアドレスの数ピットのメモリセルにアクセスする頻度 が高い場合がある。このようにクロック信号に同期して 連続データの書込および読出を実行することができるよ うにすれば、連続アクセスタイムを高速化(短く)する ことができ、このSDRAMの平均アクセスタイムをS RAMに匹敵させることが可能となる。

【0036】SDRAMにおいて64ビット(8×8) のメモリセルを同時に選択状態にしておくのが最も単純 にこの8ビットデータの8回連続書込/読出を実現する ための方法として考えることができる。今、図3に示す 30 ようなアレイの配置を有するSDRAMを考える。図3 は、標準的な16MビットDRAMのチップ構成を示す 図である。図3において、DRAMは、各々が4Mビッ トの記憶容量を有する4つのメモリマットMM1、MM 2、MM3、およびMM4を含む。メモリマットMM1 ~MM4の各々は、それぞれ256Kビットの記憶容量 を有する16個のメモリアレイMA1~MA16を含 む。メモリマットMM1ないしMM4のチップ長辺方向 (図3の垂直方向) の一方側に沿ってロウデコーダRD 1、RD2、RD3およびRD4が配置される。チップ 40 短辺方向において隣接する2つのメモリマットに対する ロウデコーダの間に、読出データの増幅を行なうプリア ンプ回路PAおよび書込データを増幅して選択メモリセ ルへ伝達するための書込パッファWBが配置される。こ のプリアンプ回路PAおよび書込パッファWBのプロッ クは、それぞれ4つのメモリアレイプロックすなわち1 Mピットのアレイに対して1つのプロックが設けられ る。

れのチップ中央部側においてチップ短辺方向に沿ってコ 50

ラムデコーダCD1、CD2、CD3、およびCD4が 配置される。チップ中央部(コラムデコーダの間の領 域)にアドレスバッファおよび制御信号発生回路などを 含む周辺回路PHが配置される。図3に示す16MDR AMの構成は、2Mワード×8ピットの構成を与える。 動作時においては、4個のメモリアレイが選択される。 図3においては、メモリマットMM3のメモリアレイM A1およびMA5と、メモリマットMM4のメモリアレ イMA1およびMA5が選択された状態が示される。各 したがってこの図3に示す構成の場合、同時に16ビッ トのメモリセルにアクセスが可能である。最終的には、 アドレス信号ビットによりこの16ビットから8ピット

20

【0038】メモリマットMM1ないしMM4の各々に おいては、1Mピット(4個のメモリアレイ)単位でま ず選択が行なわれ、次いで選択された1Mビットのアレ イプロックにおいて最大1個のメモリアレイが選択され る。図3に示すように1回のRASサイクル(信号/R 20 ASが規定する1サイクル)において4個の256Kビ ットアレイが活性化される。このような部分活性化は消 費電力を低減する活性化されたメモリアレイを除くメモ リアレイはプリチャージ状態に維持される。図4は、こ の図3に示すDRAMの4つのメモリアレイ部の構成を 概略的に示す図である。4つの256Kビットメモリア レイMA#1~MA#4のうち、動作時には最大1個の メモリアレイのみの活性化(ワード線選択、ビット線の 充放電等)が行なわれる。

【0039】図4において、1つのメモリアレイに対し てメモリアレイの長辺方向(チップ短辺方向)に沿っ て、メモリアレイから選択されたデータを伝達するため のローカルIO線対LIO1、LIO2、LIO3、お よびLIO4が配置される。メモリアレイの間に配置さ れるローカルIO線対は隣接メモリアレイに共有され る。たとえばローカルIO線対LIO3およびLIO4 は、図4においてメモリアレイMA#1とメモリアレイ MA#2とで共有される。メモリアレイの各ピット線対 BLPとローカルIO線対LIO(以下、ローカルIO 線対を総称的に示す場合には単にLIOとのみ称す)と をコラムデコーダの出力に応じて接続するためにIOス イッチGS1、GS2、GS3、およびGS4が設けら れる。IOスイッチGS1~GS4は、コラムデコーダ CD(コラムデコーダを総称的に示す場合符号CDを用 いる) の出力信号(列選択信号)は1本の列選択線CS し上に伝達される。列選択線CSLは2本の信号線CS LaおよびCSLbに分割される。この分割列選択線C SLaおよびCSLbはそれぞれ2つのビット線対BL Pを選択する。すなわち1本の列選択線CSLにより4 つのビット線対BLPが選択されてローカルIO線対L IOに接続される。

【0040】メモリアレイMAは、後にその構成を詳細 に説明するが、センスアンプがピット線対BLPの両側 に交互に配置される交互配置型センスアンプ構成を有し かつこのセンスアンプは隣接メモリアレイで共有され る。すなわち、各メモリアレイは、交互配置型のシェア ードセンスアンプ構成を備える。上述のようにシェアー ドセンスアンプ構成としかつローカルIO線対を共有す る構成とすることにより、信号配線面積の低減およびセ ンスアンプに要する面積の低減を図る。さらに交互配置 のセンスアンプ構成とすることにより、ピット線ピッチ が小さくなっても十分なセンスアンプのピッチを確保し ている。列選択線はこのメモリアレイを図の垂直方向に 沿って延びる。4つのメモリアレイMA#1~MA#4 に対して共通に、グローバル I O線対G I O1~G I O 4が配置される。グローバルIO線対GIO1~GIO 4とローカルIO線対LIO1~LIO4との交点に、 プロック選択信号に応答してローカルI〇線対LIO1 ~LIO4とグローバルIO線対GIO1~GIO4を 接続するプロック選択スイッチBS1、BS2、BS 3、およびBS4が配置される。これにより、選択され 20 て活性状態とされたメモリアレイのみがグローバル I O 線対GIO(グローバルIO線対を総称的に示す場合は 符号GIOを示す)とデータの授受を行なうことができ

【0041】グローバルIO線対GIO1~GIO4 は、それぞれ対応する入出力回路PWに設けられたプリ アンプPAおよびライトバッファWBを介してそれぞれ リードデータバスRDBおよびライトデータバスWDB に接続される。このデータ入出力回路PWに含まれるプ リアンプPAおよびライトバッファWBはそれぞれプロ 30 ック選択信号と読出指示信号および書込許可信号に応答 して活性化される。上述の構成により、1 Mピットの4 つのメモリアレイから4ピットのメモリセルのデータを 読出し、かつ4ピットのメモリセルヘデータを書込むこ とができる。したがって、16MDRAMの構成におい ては、同時に16ピットのメモリセルへアクセスするこ とができる。リードデータバスRDBおよびライトデー タバスWDBは入出力回路PWを貫通しており、周辺回 路PHを介してデータ入出力端子へ接続される。8ビッ ト単位でのデータ入出力が必要な場合には周辺回路PH 40 において16ピットのデータから8ピットのデータの選 択が実行される。8ビット単位でのデータ入出力を行な う場合にはまたこれに代えて、1つのメモリマットのみ が活性化される構成が利用されてもよい。

【0042】前述のように、2Mワード×8ピット構成のDRAMを利用して連続8ピット(1つのデータ入出力端子について)アクセス可能なSDRAMを実現する場合、図3に示す16MDRAMにおいてアクセスされるメモリセルの4倍のメモリセルへアクセスすることが必要となる。 無性化することのできる256Kビットの

メモリアレイの数は、消費電力の観点から容易に増加させることはできない。メモリアレイを活性化すればセンスアンプが動作してビット線の充放電が行なわれるため、このセンスアンプによるビット線の充放電およびプリチャージサイクルへ戻るためのビット線プリチャージのための充放電等に電流が消費されるためである。同時に活性化できるメモリアレイの数を増加させずに、同時にアクセスするメモリセルの数を増加させるためには、1つのメモリアレイにおいて同時に選択されるメモリセ

22

ルの数を増加させる必要がある。すなわちローカルIO 線対LIO、グローバルIO線対GIO、プリアンプPA、およびライトバッファWBの数を4倍に増加することが必要となる。この状態を図5に示す。

【0043】図5において、ローカルIO線対LIOが 1つのメモリアレイに対して16対設けられ、かつグロ ーパルIO線対GIOも16対設けられる。列選択線C SLは1つのメモリアレイにおいて16対のビット線対 BLPを同時に選択してローカルIO線対LIOへ接続 する。図5においても列選択線CSLから分割された分 割列選択線は同時に2対のビット線対を選択してローカ ルIO線対LIOへ接続する。同様に、ローカルIO線 対しIOはプロック選択スイッチBSを介してグローバ ルIO線対GIOへ接続される。図5の構成から明らか なように、ローカルIO線対LIO、およびグローパル IO線対GIOの数を増加させると配線面積が大幅に増 加し、チップ面積が著しく増大する。したがって、この 図3に示すような構成の16MピットDRAMを8ピッ ト連続アクセス可能なSDRAMを実現するために用い ることは得策ではない。

【0044】 [実施例1] 図6は、この発明の好ましい 実施例であるSDRAMのチップレイアウトを示す図で ある。図6においては、一例として、2Mワード×8ビ ット構成の16MSDRAMが示される。SDRAM は、各々が4Mビットの記憶容量を有する4つのメモリ マットMM1ないしMM4を含む。メモリマットMM1 ないしMM4の各々は、それぞれ256Kビットの記憶 容量を有する16個のメモリアレイMA1~MA16を 含む。メモリマットMM1ないしMM4の一方側にチッ ブ長辺方向に沿ってロウデコーダRD1ないしRD4が それぞれ配置される。また、メモリマットMM1ないし MM4のチップ中央側に短辺方向に沿ってコラムデコー ダCD1ないしCD4がそれぞれ配置される。 コラムデ コーダCD(コラムデコーダCD1ないしCD4を総称 的に称す場合、符号CDを用いる) からは、対応のメモ リマットMM(メモリマットMM1~MM4を総称的に 示す) の各アレイを横切って延びる列選択線 CSLが配 置される。1本の列選択線CSLは、後に詳細に説明す るように、8対のビット線を同時に選択状態とする。

るメモリセルの4倍のメモリセルへアクセスすることが 【0045】内部データを伝達するためのグローバルI必要となる。活性化することのできる256Kビットの 50 O線対GIOがまたメモリマットMMの長辺方向に沿っ

て各アレイを横切るように配置される。メモリマットM M1ないしMM4各々に対して、チップ中央側に、選択 されたメモリセルのデータの増幅を行なうためのプリア ンプPAと選択されたメモリセルへの書込データを伝達 するためのライトパッファWBとからなる入出力回路P W1ないしPW4が配置される。チップ中央部には、ア ドレス信号を発生するための回路、および制御信号を発 生するための回路などを含む周辺回路PHが配置され る。この図6に示すSDRAMは互いに独立にプリチャ バンク#1および#2を備える。バンク#1は、メモリ マットMM1およびMM2を含み、パンク#2はメモリ マットMM3およびMM4を含む。このパンクの数は変 更可能である。

【0046】メモリマットMM1ないしMM4各々は2 つのアレイプロック (各記憶容量2Mビット) を備え る。1つのアレイプロックはメモリアレイMA1ないし MA8から構成され、他方のアレイプロックはメモリア レイMA9ないしMA16から構成される。1つのアレ イプロックにおいて最大1つのメモリアレイが選択され 20 る。同時に活性化されるメモリアレイの数は4個であ り、図6においては、メモリマットMM3のメモリアレ イMA1およびMA9と、メモリマットMM4のメモリ アレイMA1とMA9が活性化された状態が示される。 すなわち、選択されたバンクにおいて、各メモリマット のアレイプロックから1つのメモリアレイが選択され る。同時に選択される列選択線CSLの数は8本であ る。1本の列選択線CSLは8対のピット線を選択す る。したがって、同時に8×8=64ビットのメモリセ ルが選択される。

【0047】入出力回路PWは、対応のメモリマットM Mの各メモリアレイに対し共通に利用される。1つの入 出力回路PWに含まれるプリアンプPAおよびライトバ ッファWBの数はそれぞれ32個であり、SDRAM全 体ではそれぞれ128個である。図3の構成を拡張した 図5に示す構成の場合のプリアンプPAおよびライトバ ッファWB各々の数の256個に比べると半減される。 これによりチップ占有面積は大幅に低減される。入出力 回路PWに含まれるプリアンプPAおよびライトパッフ ァWBはチップ中央部に集中的に配置される。これら は、周辺回路PHに含まれる制御回路により駆動され る。このため、プリアンプPAおよびライトバッファW Bの動作を制御するための信号線も短くなり、したがっ て信号線の負荷が小さくなり、高速動作を実現すること ができる。

【0048】また周辺回路PHをチップ中央部に集中的 に配置することにより、データの入出力はこのチップ中 央部を介して行なわれることになり、パッケージ実装時 におけるピン配置としては、データ入出力端子がパッケ ージ中央部に配置されることになる。周辺回路PHとデ 50 シリコンゲート電極(ワード線) PLと、ビット線BL

24

ータ入出力端子との距離が短くなり、高速でデータの入 出力を行なうことができる。この図6に示すSDRAM は、先に図3において示した16MDRAMと同様交互 配置型シェアードセンスアンプ構成を備える。すなわ ち、選択されたメモリアレイのみが活性化されて非選択 メモリアレイはプリチャージ状態に維持される。同時に 活性化されるメモリアレイの数は4であり、図3に示す DRAMの構成に比べて消費電流は増加しない。

【0049】図7は、図6に示すSDRAMのIO線配 ージ動作および活性化動作を行なうことのできる2つの 10 置を具体的に示す図である。図7においては、2つの2 MピットメモリアレイMSA1およびMSA2が示され る。2MピットメモリアレイMSA1は、チップ中央部 から遠い位置に配置される2Mピットアレイプロックで あり、2MビットメモリアレイMSA2は、チップ中央 部に近い2Mビットアレイブロックを示す。2Mビット メモリアレイMSA1およびMSA2は、ともに、8行 8列に配置された64個の32KビットメモリアレイM Kを含む。2MビットメモリアレイMSA (メモリアレ イMSA1およびMSA2を総称的に示す) はワード線 WLの延びる方向に沿って4つのアレイグループAG 1, AG2、AG3およびAG4に分割される。ワード 線WLの方向に沿って隣接する32Kビットメモリアレ イMKの間にはワード線シャント領域WSが設けられ る。通常、DRAMにおいてはワード線の抵抗を下げる ために、ポリシリコンで構成されるワード線WLと平行 に、アルミニウムなどの低抵抗の金属配線を配置し、こ のポリシリコンワード線と低抵抗金属配線とを所定の間 隔で電気的に接続する。このワード線シャント領域につ いて以下に説明する。

> 【0050】図8は、メモリセルを構成するトランジス 30 夕の断面構造を概略的に示す図である。メモリセルに含 まれるアクセストランジスタは、半導体基板SUBの表 面に形成される不純物領域IPRと、この不純物領域I PR上にゲート絶縁膜を介して形成されるポリシリコン からなるゲート質極PLを備える。一方の不純物領域I PRは、たとえば第1層アルミニウム配線からなるピッ ト線BLに接続される。このピット線BLの上層に、ワ ード線コンタクト用のアルミニウムなどからなる低抵抗 導電層ALが配置される。図9に示すように、この低抵 抗導電層ALとポリシリコンゲート電極(ワード線)P Lとが所定の間隔をおいてコンタクトCNTにより電気 的に接続される。この電気的接続CNTが設けられる領 域をワード線シャント領域WSと称す。ワード線駆動信 号DWLは低抵抗導電層ALへ伝達される。それにより 1本のワード線においてその終端にまで高速でワード線 駆動信号DWLが伝達され、ワード線電位の立上げを高 速で行なうことができる。

【0051】このような電気的接続CNTのためには、 図8に示すように、ビット線BLの下層に存在するポリ (14)

特開平6-318391

25

の上層に存在する低抵抗導電層ALとを接続する必要が ある。このため、電気的接続CNTはピット線BLが存 在しない領域、すなわちメモリセルが存在しない領域に おいて設ける必要がある。このメモリセルが存在しない 領域は、図7においてワード線WLの方向に沿って隣接 するメモリアレイMKの間の領域である。このワード線 シャント領域WSにおいてポリシリコンゲート電極(ワ ード線)PLと低抵抗導電層ALとの電気的接続がとら れる。再び第7図を参照して、グローバルIO線対GI Oはこのワード線シャント領域WSに配置される。1つ のワード線シャント領域WSにおいて、チップ中央部に 近い2Mピットメモリアレイ領域MSA2においては4 つのグローバルIO線対が配置される。この4対のグロ ーパル I O線のうち2つのグローバル I O線はさらにチ ップ中央部より遠い2Mピットメモリアレイ領域MSA 1において延びる。すなわち、チップ中央部よりも遠い 2 Mビットメモリアレイ領域MSA2におけるワード線 シャント領域WSにおいては、2つのグローバルIO線 対GIOが配設される。2つのグローバルIO線対が2 MピットメモリアレイMSにより利用される。

【0052】選択されたメモリアレイとデータの授受を 行なうためのローカルIO線対LIOは、各アレイグル ープAG1、AG2、AG3、およびAG4に対応して 設けられる。1つの32KビットメモリアレイMKに対 しては、一方側に配設される2つのローカル I O線対し IOと他方側に配置される2つのローカルIO線対LI 〇と合計4対のローカル I 〇線対が配置される。ローカ ルIO線対LIOは、ワード線WLの方向に沿って隣接 する同一のアレイグループ内の32Kビットメモリアレ に沿って隣接する32KビットメモリアレイMKによっ ても共有される。メモリアレイMKは、後に詳細にその 構成を説明するように、交互配置型シェアードセンスア ンプ構成を備える。ピット線BLの方向において隣接す る2つの32KビットメモリアレイMKの間の領域にセ ンスアンプが配置される。グローバルIO線対GIOと ローカルIO線対LIOとを接続するためにプロック選 択スイッチBSが配置される。プロック選択スイッチB Sはワード線シャント領域WSとセンスアンプ列との交 点に配置される。

【0053】コラムデコーダからの列選択信号を伝達す る列選択線CSLは、アレイグループAG1~AG4各 々において1本が選択状態とされる。1本の列選択線C SLはチップ中央部から遠い領域MSA1において4対 のビット線BLPを選択して対応のローカルIO線対L IOへ接続し、かつチップ中央部に近い2Mピットメモ リアレイ領域MSA2において4対のビット線BLPを 選択して対応のローカルIO線対LIOへ接続する。す なわち、1本の列選択線CSLにより8つのビット線対 BLPが選択状態とされ、ローカルIO線対LIOを介 50 しては、センスアンプSA2により検知増幅されたデー

して8個のグローバルIO線対GIOに接続される。2 つのメモリマットが選択され、1つのメモリマットMM において8×4=32個のビット線対BLPが選択され るため、合計64個のピット線対BLPが選択されるこ とになり、全体で合計64ビットのメモリセルに同時に アクセスすることが可能である。

26

【0054】図10は、1つの32Kピットメモリアレ イに関連する部分の構成を示す図である。図10におい て、32KピットメモリアレイMK2は、ロウデコーダ 10 からの行選択信号が伝達されるワード線WLと、このワ ード線WLと交差する方向に配置されるピット線対BL Pと、ワード線WLとピット線対BLPとの交差部に対 応して配置されるダイナミック型メモリセルMSを含 む。メモリセルMSは、アクセス用のトランジスタと、 情報記憶用のキャパシタとを含む。ビット線対BLP は、互いに相補な信号が伝達されるビット線BLおよび /BLを含む。図10においては、ビット線BLとワー ド線WLとの交差部に対応してメモリセルMSが配置さ れている場合が示される。メモリアレイMK2の両側 20 に、アレイ選択ゲートSAG1およびSAG2が配置さ れる。アレイ選択ゲートSAG1とアレイ選択ゲートS AG2とはビット線対BLPに対して交互に配置され る。アレイ選択ゲートSAG1は、アレイ選択信号 øA 1に応答して導通状態となり、アレイ選択ゲートSAG 2は、アレイ選択信号 ΦA 2 に応答して導通状態とな

【0055】ビット線対BLPはそれぞれアレイ選択ゲ ートSAG1およびアレイ選択ゲートSAG2を介して センスアンプSA1およびセンスアンプSA2に接続さ イMKにより共有されるとともに、ビット線BLの方向 30 れる。すなわち、センスアンプSA1は、メモリアレイ MK2の一方側にワード線WLと平行に配置され、セン スアンプSA2は、メモリアレイMK2の他方側にワー ド線WLと平行に配置される。センスアンプSA1およ びSA2は、メモリアレイMK2のピット線対BLPに 対して交互に両側に配置される。センスアンプSA1 は、メモリアレイMK1とメモリアレイMK2とで共有 される。センスアンプSA2は、メモリアレイMK2と メモリアレイMK3とで共有される。センスアンプSA 1の列と平行に、ローカル 1 〇線対 L I O 1 および L I 40 O 2 が配置される。また、センスアンプSA 2 の列と平 行に、ローカルIO線対LIO3およびLIO4が配置 される。図10においては、2つのローカル10線対が センスアンプSAの一方側に設けられている配置が示さ れる。ローカルIO線対は、センスアンプSAの両側に 配置されてもよい。

> 【0056】センスアンプSA1に対し、このセンスア ンプSA1により検知増幅されたデータをローカルIO 線対LIO1, LIO2へ伝達するための列選択ゲート CSG1が設けられる。同様にセンスアンプSA2に対

(15)

特開平6-318391

27

タをローカルI〇線対LIO3, LIO4へ伝達するた めの列選択ゲートCSG2が設けられる。コラムデコー ダからの列選択線CSLは2つの列選択ゲートCSG1 と2つの列選択ゲートCSG2を同時に導通状態とす る。これにより4つのピット線対BLPがローカルIO 線対し101、LI02、LI03およびLI04へ同 時に接続される。センスアンプSA1で検知増幅された データはローカル I O線対し I O 1 およびし I O 2 へ伝 **遠される。センスアンプSA2により検知増幅されたデ** ータはローカルIO線対LIO3およびLIO4へ伝達 10 の16MDRAMと同じ4個であるため消費電流が増大 される。

【0057】ローカルIO線対LIOをグローバルIO 線対GIOへ接続するために、プロック選択信号φBに 応答して導通するプロック選択スイッチBSが設けられ る。図10においては、ローカルI〇線対LIO1をグ ローパルIO線対GIO1へ接続するためのプロック選 択スイッチBS1と、ローカルI〇線対LIO2をグロ ーパルIO線対GIO2へ接続するプロック選択スイッ チBS2とが示される。ローカルIO線対LIO3およ びLIO4は、図7に示すように、隣接の2つのグロー パルIO線対GIOへそれぞれプロック選択スイッチを 介して接続される(ただし図10には示さず)。次に動 作について簡単に説明する。選択されたワード線WLが メモリアレイMK2に含まれる場合、アレイ選択信号 φ A1および
φA2が活性状態となり、メモリアレイMK 2に含まれるビット線対BLPがセンスアンプSA1お よびSA2へ接続される。メモリアレイMK1およびM K3に対して設けられたアレイ選択ゲートSAG0およ びSAG3は非導通状態となり、メモリアレイMK1, MK3はプリチャージ状態を維持する。

【0058】各ビット線対BLPにおいてメモリセルデ ータが現われた後、センスアンプSA1およびSA2が 活性化され、このメモリセルデータを検知し増幅する。 次いで列選択線CSL上の信号が活性状態の"H"に立 上がると、列選択ゲートCSG1およびCSG2が導通 し、センスアンプSA1およびSA2で検知増幅された データがローカル I O線対L I O 1 ないしL I O 4 へ伝 達される。 続いてまたは同時にプロック選択信号 ø B が 活性状態の"H"となり、ローカルIO線対LIO1な いしLIO4がグローバルIO線対GIO1ないしGI O4へ接続される。データ読出時においこはこのグロー バルIO線対のデータがプリアンプPAを介して増幅さ れて出力される。データ書込時においてはライトバッフ ァWBにより与えられた書込データがグローバルIO線 対GIO、ローカルIO線対LIOを介して各ピット線 対BLPへ伝達され、メモリセルへのデータの書込が実

【0059】プロック選択信号φBは、この選択ワード 線WLが属するメモリアレイMK2に対してのみ活性状 態となる。アレイ選択信号φA1およびφA2も同様で 50 ビットメモリアレイが選択される。このとき、各メモリ

ある。このプロック選択信号

のB、アレイ選択信号

のA 1、および φ A 2 は、行アドレス信号の所定数のピット (たとえば上位4ビット)を用いて生成することができ る。上述のように、ワード線シャント領域WSにグロー パルIO線対GIOを配設し、センスアンプを交互配置 型シェアードセンスアンプ構成で配置することにより、 たとえ64ビットのメモリセルを同時に選択する構成で あっても、信号線の配線領域が増加することはない。ま た同時に活性化される256Kメモリアレイの数は標準 することもない。

【0060】 [実施例2] 図11は、4Mピットメモリ マットにおけるメモリアレイMSA1とメモリアレイM SA2との境界領域のアレイ部の構成を拡大して示す図 である。図11においては、256Kピットメモリアレ イMA8およびMA9における32Kビットメモリアレ イMKを示す。図11において、256Kピットメモリ アレイMA8は、32KビットメモリアレイMK81お よびMK82と、メモリアレイMK81およびMK82 20 に対して一方側に設けられるセンスアンプ群SA81お よびSA82を含む。256KピットメモリアレイMA 9は、32KビットメモリアレイMK91およびMK9 2と、メモリアレイMK91およびMK92それぞれに 対応して設けられるセンスアンプ群SA91およびSA 92を含む。メモリアレイMK81とメモリアレイMK 91との間にセンスアンプ群SA85が設けられ、メモ リアレイMK82とメモリアレイMK92との間にセン スアンプ群SA86が設けられる。

【0061】メモリアレイMK81およびMK82に対 30 しては、グローバルIO線対UGIO1、UGIO2、 UGIO3およびUGIO4が設けられ、メモリアレイ MK91およびMK92に対しては、グローバルIO線 対LGIO1、LGIO2、LGIO3およびLGIO 4が設けられる。また、メモリアレイMK81およびM K92に対してはローカルIO線対LIO81、LIO 82が一方側に設けられ、他方側にローカル I O線対し IO83およびLIO84が設けられる。 メモリアレイ MK91およびMK92の他方側にはローカルIO線対 LIO85およびLIO86が設けられる。ローカルI O線対LIO83およびLIO84は、メモリアレイM K81、MK82、MK91およびMK92により共通

【0062】グローバルIO線対UGIO1~UGIO **4は、メモリアレイMSA1に含まれるメモリセルのデ** ータを伝達する。グローバルIO線対LGIO1~LG IO4はメモリアレイMSA2のメモリセルのデータを 伝達する。このアレイ分割構造においては、メモリアレ イMSA1から1つの256Kピットメモリアレイが選 択され、かつメモリアレイMSA2から1つの256K

特開平6-318391

29

アレイMSA1およびMSA2において同一の位置に配置される256KピットメモリアレイMA(MA1~MA16を総称的に示す)が同時に活性化される。メモリアレイMA8が活性化状態とされたとき、メモリアレイMA9はプリチャージ状態に維持され、メモリアレイMA16が活性状態とされる。

【0063】今、メモリアレイMK81の列が選択され た状態を考える。このとき、メモリアレイMK81は、 センスアンプ群SA81およびSA85に接続される。 メモリアレイMK91およびMK92はプリチャージ状 10 4を備える。 態を維持する。メモリアレイMK82はセンスアンプ群 SA82およびSA86に接続される。メモリアレイM K81における列が選択されると、センスアンプ群SA 81およびSA85を介して、メモリアレイMK81は ローカル I 〇線対 L I 〇81、 L I 〇82、 L I 〇83 およびLIO84に接続される。メモリアレイMK81 は、メモリアレイMSA1に含まれる32Kビットメモ リアレイである。この場合、図において○印で示すよう に、プロック選択スイッチBSaを介して、ローカルI O線対LIO81、LIO82、LIO83およびLI O84はグローバルIO線対UGIO1~UGIO4に 接続される。

【0064】一方、メモリアレイMK91が選択された 場合には、このメモリアレイMK91はグローバルIO 線対LGIO1~LGIO4に接続される。すなわち、 図11において×印のプロック選択スイッチBSbで示 すように、ローカルIO線対LIO83、LIO84、 LIO85およびLIO86はグローバルIO線対しG IO1~LGIO4に接続される。すなわち、ローカル IO線対LIO83およびLIO84は、メモリアレイ 30 MK81およびMK82が選択される場合には、グロー バルIO線対UGIO1およびUGIO2に接続され る。ローカルIO線対LIO83およびLIO84は、 メモリアレイMK91およびMK92が選択された場合 には(活性化された場合には)、グローバルIO線対し GIO1およびLGIO2に接続される。このため、こ のメモリアレイMSA1とメモリアレイMSA2の境界 領域に配設されるローカルLIO線対LIO83および LIO84に対しては、プロック選択スイッチを2つ設 ける必要がある。メモリアレイMA8が選択された場合 40 にはプロック選択スイッチBSaが導通し、メモリアレ イMA9が選択された場合にはプロック選択スイッチB Sbが導通状態とされる。この構成により、アレイ活性 化区分(メモリアレイMSAに対応し、動作時における 単位領域を示す)とグローパル [ 〇線対とを 1 対 1 に対 応させることができる。

【0065】 [実施例3] 図12は、図11に示すローカルIO線とグローバルIO線との他の接続形態を示す図である。図12において、図11に示すものと対応する部分には同一の参照番号を付す。図11において、メ 50

モリアレイMA8に含まれる32KビットメモリアレイMK81、MK82に対しては、図11の場合と同様にローカルIO線対LIO81、LIO82、LIO83 およびLIO84が設けられる。メモリアレイMK91 およびMK92に対しては、ローカルIO線対LIO83、LIO84、LIO91およびLIO92が設けられる。メモリアレイMK161およびMK162は、メモリアレイMA16に含まれ、ローカルIO線対LIO161、LIO162、LIO163およびLIO16

30

【0066】ローカルI〇線対LIO81およびLIO 82はそれぞれプロック選択スイッチBS81およびB S82を介してグローバルIO線対UGIO3およびU GIO4へそれぞれ接続される。ローカルIO線対LI O83およびLIO84は、プロック選択スイッチBS 83およびBS84を介してグローバルIO線対LGI O1およびLGIO2にそれぞれ接続される。ローカル IO線対LIO91およびLIO92はブロック選択ス イッチBS91およびBS92を介してグローパルIO 20 線対LGIO3およびLGIO4に接続される。ローカ ル I 〇線対 L I 〇 1 6 1 および L I 〇 1 6 2 は、プロッ ク選択スイッチBS161およびBS162を介してグ ローバルIO線対LGIO3およびLGIO4に接続さ れる。ローカルI〇線対LIO163およびLIO16 4はそれぞれプロック選択スイッチBS163およびB S164を介してそれぞれグローパルIO線対UGIO 1およびUGIO2に接続される。

【0067】動作時においては、メモリアレイMA8が 選択された場合には、メモリアレイMA16が選択され る。メモリアレイMA8とメモリアレイMA9が同時に 選択状態とされることはない。メモリアレイMK81が 選択されたとき、同様メモリアレイMK161が選択さ れる。メモリアレイMK81は、ローカルIO線対LI O81およびLIO82およびブロック選択スイッチB S81およびBS82を介してグローバルIO線対UG IO3およびUGIO4に接続され、かつローカルIO 線対LIO83およびLIO84とプロック選択スイッ チBS83およびBS84を介してグローバルIO線対 LGIO1およびLGIO2に接続される。メモリアレ イMK81からデータを読出す動作時においては、この メモリアレイMK81の選択された4ピットのメモリセ ルのデータはグローバル I O線対LG I O 1、LG I O 2、UGIO3およびUGIO4に伝達される。

【0068】メモリアレイMK161においては、ローカルIO線対LIO161およびLアレイ162がプロック選択スイッチBS161およびBS162を介してグローバルIO線対LGIO3およびLGIO4に接続されかつローカルIO線対LIO163およびLIO164がプロック選択スイッチBS163およびBS164を介してグローバルIO線対UGIO1およびUGI

O2に接続される。すなわち、データ読出動作時におい ては、メモリアレイMK161の選択された4ピットの メモリセルのデータがグローバル I O線対UG I O 1、 UGIO2、LGIO3およびLGIO4に伝達され る。この図12に示す接続構成の場合、アレイ活性化区 分とグローバルIO線対との対応関係がメモリアレイM A8およびMA16に対しては成立しない。両メモリア レイMA8およびMA16においては、それぞれ異なる グループに属するグローバル I O線対にデータが伝達さ れる。活性化区分の観点からすれば、メモリアレイMA 8とメモリアレイMA16はその半分(交互にセンスア ンプが配置されている場合)のデータが交換されたこと になる。外部からはどのメモリセルにアクセスするかは 何ら実態的な意味を持たない。アドレス指定されたメモ リセルにデータが書込まれかつそこからデータが読出さ れればよいからである。

【0069】この図12に示す接続構成の場合は、ロー カルIO線対に対してはすべて1つのプロック選択スイ ッチが設けられるだけである。したがって、メモリマッ ト中央部のメモリアレイ (または活性化区分) の境界領 20 域における素子数を低減することができ、配線面積を低 減することができる。残りのメモリアレイMA1~MA 7については、それぞれ選択時においてはグローパル I O線対UGIO1~UGIO4に接続される。メモリア レイMA9~MA15については選択時においてはグロ ーパルIO線対LGIO1~LGIO4に接続される。

[実施例4] 図13は、一般的なDRAMアレイのピッ ト線の配置を示す図である。図13においては、ビット 線対BL1、/BL1~BLn、/BLnが示される。 ピット線対BL1、/BL1~BLn、/BLnの各々 においては、メモリセルが接続されており、動作時にお いては対応のメモリセルのデータが伝達され、センスア ンプにより検知増幅される。隣接ビット線間には寄生容 量が存在する。同じビット線対における寄生容量C2 と、隣接ビット線対のビット線との寄生容量C1であ る。動作時において、ビット線上に読出される情報信 号、すなわち読出電圧は、ビット線の容量Cblとメモ リセルの容量Csとの比Cs/Cblにより決定され る。センスアンプは、動作時においてこのビット線上に 電位差を増幅する。正確なセンス動作のためには、各ビ ット線の容量は同一であるのが好ましい。ビット線容量 が異なれば、説出電圧が異なり、正確なセンス動作がで きなくなるためである。

【0070】メモリアレイにおいて、端部に配置される ピット線BL1および/BLnに隣接してさらにダミー ピット線DBL0およびDBL1がそれぞれ設けられ る。このダミーピット線DBL0およびDBL1を設け ることにより、メモリアレイの端部に配置されたビット 線BL1および/BLnの寄生容量を残りのビット線と 50 トSAGbと、列選択線CSLb上の信号に応答して導

32

同一とし、センス動作時における読出電圧レベルを一定 とする。すなわち、ダミービット線DBL 0が設けられ ていない場合、ビット線BL1に対する寄生容量は隣接 ピット線/BL1により生じる寄生容量C2のみとな る。一方、ピット線/BL1の寄生容量は容量C2およ び隣接ピット線BL2による寄生容量C1との和とな る。したがって、ビット線BL1とビット線/BL1の 容量が異なり、動作時においてビット線BL1上に現わ れる読出電圧とビット線/BL1に現われる読出電圧の 10 レベルが異なり、正確なセンス動作を行なうことができ なくなる。この状態を防止するためにダミービット線D BL 0およびDBL 1がそれぞれ設けられる。

【0071】図14は、第4の実施例である半導体記憶 装置のアレイ配置の構成を示す図である。図14におい ては、32KビットメモリアレイMKa、MKb、NK cおよびMKdに関連するワード線シャント領域の近傍 の構成を示す。メモリアレイMKaはビット線対BL a、/BLaと、ダミービット線DBLaを含むように 示される。メモリアレイMKbは、ピット線対/BLb およびBLbと、ダミービット線DBLbを含むように 示される。ピット線対BLa、/BLaに対しては、ア レイ選択信号
φAaに応答して導通し、対応のセンスア ンプSAaヘビット線対BLa、/BLaを接続するた めのアレイ選択ゲートSAGaが設けられる。アレイ選 択ゲートSAGaとセンスアンプSAaとの間には、列 選択線CSLa上の信号に応答して導通し、センスアン プSAaのラッチノード(ピット線BLa、/BLaに 対応)をローカルIO線LIOaおよび/LIOaに接 続する列選択ゲートCSGaが設けられる。センスアン プSAaの他方側には、イコライズ信号のEQに応答し て、センスアンプSAaのラッチノードを所定の電位V b1 (通常、電源電圧Vccの1/2) にプリチャージ するプリチャージゲートEQaが設けられる。

【0072】メモリアレイMKcに対しては、アレイ選 択信号のAbに応答して導通し、対応のビット線をセン スアンプSAaのラッチノードに接続するアレイ選択ゲ ートSAGcが設けられる。ダミーピット線DBLaに 対しては、アレイ選択信号ΦAaに応答して導通するア レイ選択ゲートDAGaおよびアレイ選択信号oAbに 現われた読出電圧と基準電圧(プリチャージ電圧)との 40 応答して導通するアレイ選択ゲートDAGcが設けられ る。ダミーピット線DBLaに対してはさらに、イコラ イズノブリチャージ信号のEQに応答してダミービット 線DBLaを所定の電位Vblにプリチャージするプリ チャージゲートDEQcと、このイコライズ/プリチャ ージ信号のEQに応答して導通し、ダミーピット線DB LaをローカルIO線LIOaへ接続するプリチャージ ゲートDEQaが設けられる。

> 【0073】メモリアレイMKbに対しても同様に、ア レイ選択信号 oAaに応答して導通するアレイ選択ゲー

(18)

特開平6-318391

33

通し、ピット線BLbおよび/BLbをローカルIO線 LIOaおよび/LIOaに接続する列選択ゲートCS Gbと、ピット線BLb、/BLb上の電位を検知し増 幅するセンスアンプSAbと、イコライズ/プリチャー ジ信号のEQに応答して導通し、ビット線BLbおよび **/BLbを所定電位Vblにプリチャージするプリチャ** ージゲートEQbと、アレイ選択信号

のAbに応答して 導通するアレイ選択ゲートSAGdが設けられる。 ダミ ーピット線DBLbに対しても、同様に、アレイ選択信 と、イコライズ/プリチャージ信号oEQに応答して導 通し、ダミービット線DBLbを所定電位Vblにプリ チャージするプリチャージゲートDEQdと、イコライ ズ/ブリチャージ信号 o E Qに応答して導通し、ダミー ピット線DBLbをローカルIO線LIOaに接続する プリチャージゲートDEQbが設けられる。

【0074】プリチャージ状態においては、アレイ選択 信号 Φ A a および Φ A b はともに "H" にある。アレイ 選択ゲートSAGa~SAGdはすべて導通状態にあり 応のセンスアンプSAに接続される。このときイコライ ズ/ブリチャージ信号 ø E Qはまた "H" にあり、プリ チャージゲートEQaおよびEQbが導通状態にあり、 すべてのピット線対を所定電位Vblにプリチャージす る。このイコライズ/プリチャージ信号のEQに応答し てプリチャージゲートDEQcおよびDEQdがともに 導通し、ダミーピット線DBLaおよびDBLbが所定 電位Vbil にプリチャージされる。さらにプリチャージ ゲートDEQaおよびDEQbが導通し、このゲートD VblがローカルIO線LIOa上に伝達される。

【0075】動作時においては、選択されたアレイのみ がセンスアンプに接続されて活性状態とされる。非選択 メモリアレイはプリチャージ状態を維持しかつ選択アレ イとセンスアンプを共有するときにはセンスアンプから 切り離される。従来のDRAMにおいては、プリチャー ジゲートDEQaおよびDEQbは常時オフ状態を維持 している。単にこれらのゲートDEQaおよびDEQb は、形状(パターン)を整えるために設けられる。この プリチャージゲートDEQaおよびDEQbを用いてロ 40 ーカル I O線をプリチャージすることによりワード線シ ャント領域の面積を低減することができる。すなわち、 ローカルIO線プリチャージ用のトランジスタおよびロ ーカル I O線イコライズ用のトランジスタをワード線シ ャント領域に新たに設ける場合、この領域の面積が増大 する。しかしながら、このようなダミービット線DBL a およびDBL bに設けられているゲートDEQaおよ びDEQbを利用してローカルIO線をプリチャージす る構成とすることにより、センスアンプ列とワード線シ ャント領域において余分のトランジスタを設ける必要が 50

34

なく、ワード線シャント領域の面積増大を避けることが できる。また、ローカルIO線プリチャージ用の制御信 号を伝達するための信号線を配設する必要もなく、セン スアンプ列の占有面積(隣接メモリアレイMAaおよび MAbの間の領域)を小さくすることができる。

【0076】 [実施例5] 図15は、この発明のアレイ 配置の第5の実施例の要部の構成を示す図である。図1 5には、ローカル I O線とグローバル I O線との接続形 態を示す。図15において、ビット線対BLa、/BL 10 aおよびピット線対BLb、/BLbは、それぞれセン スアンプSAaおよびSAbに接続される。図15にお いては、ビット線BLa、/BLa、BLb、/BLb とローカルIO線LIOaおよび/LIOaとの交差部 に列選択信号に応答して導通する列選択ゲートCSGa およびCSGbがそれぞれ設けられる。列選択線は示し ていない。センスアンプSA(SAaおよびSAb) は、ゲートとドレインが交差結合されたpチャネルMO S(絶縁ゲート型電界効果)トランジスタPT1および PT2と、ゲートとドレインが交差結合されたnチャネ メモリアレイMKa~MKdに含まれるビット線対が対 20 ルMOSトランジスタNT1およびNT2を含む。トラ ンジスタPT1およびNT1が直列に接続され、トラン ジスタPT2およびNT2が直列に接続される。

【0077】センスアンプSAに対し、さらに、センス アンプ活性化信号/SOPに応答して導通し、電源電位 Vccレベルの電位をセンスアンプSAへ伝達するpチ ャネルMOSトランジスタPAST (PASTa、PA STb)と、センスアンプ活性化信号SONに応答して 導通し、センスアンプSAへ接地電位を伝達するnチャ ネルMOSトランジスタNAST (NASTa、NAS EQcおよびDEQdから伝達されたプリチャージ電圧 30 Pb)が設けられる。トランジスタNASTが導通状態 となると、対応のビット線対BLおよび/BLにおい て、電位の低いビット線が接地電位レベルにまで放電さ れる。トランジスタPASTが導通すると、対応のビッ ト線対BLおよび/BLの高電位のピット線が電源電位 Vccレベルにまで充電される。センスアンプ活性化信 号SONおよび/SOPは、この半導体記憶装置におい ては、選択された(活性化された)メモリアレイMAに 対してのみ与えられる(活性状態とされる)。非選択メ モリアレイMAに対してはセンスアンプ活性化信号は伝 達されず、プリチャージ状態を維持する。したがって、 このセンスアンプ駆動信号SONおよび/SOPは、ま た活性化されたメモリアレイを特定する情報を含んでい るとみなすことができる。

> 【0078】ワード線シャント領域WSに配設されるグ ローバルIO線対GIOaおよび/GIOaは、このセ ンスアンプ活性化信号SONに応答して導通するプロッ ク選択ゲートBSによりローカルIO線対LIOaおよ び/LIOaに接続される。プロック選択ゲートBS は、ローカルIO線LIOaをグローバルIO線GIO aに接続するトランジスタBST2と、グローバルIO

線/GIOaをローカルIO線/LIOaに接続するト ランジスタBST1を含む。前述のごとく、センスアン プ駆動信号SONは、選択されたメモリアレイMAに対 してのみ活性状態とされる。このセンスアンプ駆動信号 をローカルIO線とグローバルIO線との接続制御信号 として利用すれば、選択されたメモリアレイMAに関連 するローカルIO線対LIOがグローパルIO線対GI ○に接続される。ローカルI○線対LI○とグローパル IO線対GIOとの接続を制御するための専用の信号線 を配設する必要がなくなり、センスアンプ列の占有面積 10 を小さくすることができる。

【0079】 [実施例6] 図16は、ピット線、ローカ ルI〇線およびグローバルI〇線の接続構成を示す図で ある。この図16に示す構成は、図14および図15に 示す構成の組合せに対応する。図16において、ビット 線対BLaおよび/BLaに対しては、ピット線イコラ イズノプリチャージ信号ΦEQに応答して、ビット線B Laおよび/BLaをプリチャージするプリチャージ回 路BEQが設けられる。このプリチャージ回路BEQは またビット線BLaと相補ビット線/BLaをイコライ ズノプリチャージ信号のEQに応答して電気的に接続す るイコライズトランジスタを含んでもよい。ビット線B Laおよび/BLaとローカルIO線LIOaおよび/ LIOaの間に、列選択信号CSLに応答して導通する 列選択ゲートCSGが設けられる。ローカルIO線LI Oaには、ピット線イコライズ/プリチャージ信号ΦΕ Qに応答してダミーピット線DBLaを所定電位Vbl にプリチャージするとともにこのダミービット線DBL a 上の電位をローカル I O線L I Oa 上に伝達するイコ ルIO線LIOaとローカルIO線/LIOaとの間 導通し、ローカル I O線L I Oaおよび/LIOaを電 気的に接続するイコライズトランジスタLEQが設けら れる。

【0080】ローカルIO線LIOaおよび/LIOa とグローバルIO線GIOaおよび/GIOaとの間 に、センスアンプ活性化信号SONに応答して導通する プロック選択ゲートBSが設けられる。グローバルIO 線GIOaおよび/GIOaには、グローバルIO線イ コライズ信号

o GEQに応答して導通し、このグローバ ルIO線GIOaおよび/GIOaを所定電位Vcc/ 2の電位にプリチャージしかつイコライズするグローバ ルIO線イコライズ/プリチャージ回路GEQが設けら れる。次にこの図16に示す接続構成の動作をその動作 波形図である図17を参照して説明する。 スタンパイ状 娘においては、信号 o E Q、 o L E Q および o G E Q が ともに"H"にあり、一方センスアンプ活性化信号SO Nは"L"のレベルにある。この状態においては、イコ

36

びイコライズトランジスタLEQは活性状態にあり、ビ ット線BLa、/BLa、ローカルIO線LIOa、/ LIOaおよびグローパルIO線GIOaおよび/GI 〇 a はすべて所定電位 V b 1 (= V c c / 2) にプリチ ャージされる。ダミービット線DBLaも、このときに はイコライズ/プリチャージ回路DEQにより所定電位 Vblにプリチャージされている。

【0081】動作時においては、まず信号のEQが "L"に立下がり、プリチャージ/イコライズ回路BE Qが非動作状態とされる。これにより、ピット線BL a、/BLaはプリチャージ電位でフローティング状態 となる。次いで、ワード線が選択され、その電位が上昇 する。このワード線電位の上昇に伴って、メモリセルの データが対応のピット線により読出される。図17によ り、ピット線対BLPにおいて、データ"0"が読出さ れた状態でのピット線対BLPの電位変化が一例として 示される。ビット線対の電位差が十分な大きさになる と、センスアンプ駆動活性化信号SONおよび/SOP が発生される。図17においてはセンスアンプ駆動活性 20 化信号SONのみを示す。このセンスアンプ活性化信号 SONに応答して、選択メモリアレイにおいてセンス動 作が行なわれ、ピット線上の電位差がさらに増幅され

【0082】このときまた、センスアンプ活性化信号S ONに応答してプロック選択ゲートBSが導通状態とな り、ローカルIO線LIOとグローバルGIO線対GI Oとを接続する。次いで、信号φLEQおよびφGEQ が非活性化され、列選択信号に従って、列選択線CSL の電位が "H" に立上がり、列選択ゲートCSGが導通 ライズ/プリチャージ回路DEQが設けられる。ローカ 30 状態となる。これにより選択されたビット線対BLP上 の信号がローカルIO線対LIO(LIOaおよび/L IOa) 上に伝達される。図17においてローカルIO 線対LIOの電位振幅がピット線対BLのそれよりも小 さくされているのは、ビット線対に設けられたセンスア ンプがグローバルIO線対GIOおよびローカルIO線 対LIOをともに駆動する必要があり、またグローバル IO線対には図示しないクランプトランジスタが設けら れているためである。

【0083】ローカルIO線対LIOに信号電位が伝達 されたとき、既にプロック選択ゲートBSが導通状態と なっており、この電位は、即座にグローバルIO線対G IOへ伝達される。この状態において、データの読出が 図示しないプリアンプを介して行なわれるかまたは書込 バッファからの書込データがグローバルIO線対、ロー カルIO線対およびビット線対BLへ伝達されてデータ の魯込が行なわれる。このように、ローカルIO線対L IOのプリチャージをダミーピット線を利用して実行し かつプロック選択ゲートの導通の制御をセンスアンプ活 性化信号を利用することにより、制御信号を伝達するた ライズ/プリチャージ回路BEQ、DEQ、GEQおよ 50 めの信号線の数を低減することができかつプリチャージ (20)

特開平6-318391

37

用のトランジスタの数をも低減することができ、センス アンプ列のための面積および/またはワード線シャント 領域の面積を増加させることがなく、チップ面積を低減 することができる。

【0084】 [32Kピットアレイの具体的構成] 図1 8 および図19は1つの32 Kピットメモリアレイに対 応する部分の詳細な構成を示す図である。図18および 図19において、2対のグローバルIO線対GIO1お よびGIO2が示される。残りの2つのグローバルIO 線対は隣接メモリアレイ位置においてローカルIO線対 10 およびMMBが選択される。したがって、合計64のグ と接続されるため、図示していない。またグローバルI 〇線対においてはグローバル I O線対のイコライズ/プ リチャージについて、イコライズ用のトランジスタのみ を代表的に示す。この図18および図19においては図 の上側の2つのローカルIO線対がグローバルIO線対 GIO1およびGIO2に接続される。図の下側の2つ のローカルIO線対LIOは図示しない部分においてグ ローパルI〇線対(図示せず)に接続される。

【0085】図10に示す配置と異なるのは以下の点で ある。ローカル [ 〇線対とグローバル [ 〇線対とを接続 20 するためのプロック選択ゲートBSGはセンスアンプ活 性化信号SONに応答して導通する。図10に示す構成 と比べて用いられる制御信号の数が少なくなっている。 すなわち、プロック選択信号 oB (図10参照) はセン スアンプ活性化信号に置換えられている。またローカル IO線対LIOは所定電位にプリチャージするためのプ リチャージトランジスタはダミービット線DBLに設け られたトランジスタDEQを利用している。ワード線シ ャント領域およびセンスアンプ列配置領域の面積を低減 することができる。動作時においては、先の説明と同様 30 であるが、このメモリアレイが選択された場合には、ア レイ選択信号 φ A a が "H" の状態を維持し、残りのア レイ選択信号 Φ A b および Φ A c は "L" に立下がる。 残りの非選択メモリアレイにおいては、このアレイ選択 信号は"H"を維持しており、プリチャージ状態を維持 する。選択されたメモリアレイに関連する非選択メモリ アレイのみがセンスアンプから切り離される。その後上 側および下側のセンスアンプSAによるセンス動作が行 なわれ、ローカルIO線対およびグローバルIO線対の 接続がセンスアンプ活性化信号SONに応答して行なわ 40 れる。この動作はSDRAMに限らず標準DRAMにお いても同様である(アレイ選択およびメモリセルのセン ス動作に関する限り)。したがって、ローカルI〇線対 とグローバル I O線対との接続およびピット線対とロー カルIO線対とを接続およびプリチャージする本実施例 における構成は、標準DRAMにおいても適用すること ができる。

【0086】 [グローバル I 〇線とデータ入出力端子と の対応関係] 1本の列選択線CSLにより8つのピット

の列選択線CSLを選択状態とする。2つのメモリマッ トが同時に活性化されるため、合計64ピットのメモリ セルへ1度のアドレス指定によりアクセスすることがで きる。図20に示すように、1本の列選択線CSLは8 対のグローパルIO線に対応する。1つのメモリマット MMにおいて各アレイグループAGにおいて1本の列選 択線CSLが選択される。アレイグループAG(図7参 照) 1つについて8対のグローバルIO線GIO0~G IO7が配設される。同時に2つのメモリマットMMA ローバルIO線対GIOがアクセス可能状態にある。こ の64個のグローバルIO線対すなわち64ビットのメ モリセルとデータ入出力端子DQとの対応関係について は様々な方法が考えられる。以下このデータ入出力端子 DQと64ピットのメモリセルとの対応関係について簡 単に説明する。

38

### 【0087】(1) 方法1

データ入出力端子DQはDQ0ないしDQ7と8個存在 する。この方法1においては、1本の列選択線CSLに 対応する8対のグローバルIO線GIO0~GIO7を それぞれ8個のデータ入出力端子DQ0ないしDQ7へ 対応付ける。この対応関係を図21に示す。この図21 に示す対応関係の場合、1本の列選択線CSLによりデ ータ入出力端子DQ0~DQ7へ同時にグローバルIO 線対を対応付けることができる。この場合、ラップ長 (連続アクセス可能なデータの数) が変わった場合に内 部構成の変更を容易に実行できる。すなわち、たとえば ラップ長が8の場合には列選択線CSLを同時に8本選 択状態とすることにより8つの連続データを連続的に順 次列選択線へ対応付けることができる。 ラップ長が4の 場合には、列選択線を同時に4本選択状態とすればよ

【0088】このラップ長の変更に従って選択される列 選択線の数を変更する構成は、ラップ長設定情報とコラ ムデコーダへ与えられる列アドレスピットを1ピット用 いて、コラムデコーダにおいて同時に選択状態となる単 位デコーダ回路の数を変更すればよい。すなわち、各ア レイグループまたはメモリマットに対応して設けられる コラムデコーダ部分に対しラップ長設定情報に従って1 ピットの列アドレスを活性化信号として与えれば同時に 選択される列選択線の数をラップ長に応じて変更するこ とができる。またこの場合、プリアンプPAまたはライ トパッファWBをクロック信号に同期して順次アレイグ ループごとに切換えていけば連続データ書込/読出を実 現することができる。

#### (2) 方法2

第2番目の方法は、図22に示すように、1本の列選択 線CSLを1つのデータ入出力端子DQに対応させる。 すなわちラップ長8の場合、グローバルIO線対GIO 線対BLPを選択し、1つのメモリマットにおいて4本 50 0  $\sim$  GIO7を、1つのデータ入出力端子に関する8 ビ (21)

特開平6-318391

39

ットのラップデータに対応付ける。

【0089】この構成の場合、1つのアレイグループAGにおいて、プリアンプPAまたはライトバッファWBがシーケンシャルに活性化される。図22に示すように、1本の列選択線を1つのデータ入出力端子DQに対応付ける場合、たとえばライトパービット動作に容易に対応することができる。ライトパービット動作においては、データ入出力端子DQ0ないしDQ7それぞれに対し個々独立にデータの書込を禁止する。この場合、データ書込が禁止されるデータ入出力端子DQに対応する列10選択線CSLを非選択状態とするという方法を利用することができる。

[バンク構成] SDRAMにおいてはメモリアレイが複数のパンクに分割される。パンクはそれぞれ互いに独立にプリチャージ動作および活性化動作(ワード線の選択、センスアンプの活性化など)を実行することが必要とされる。図6に示す配置においては、4つのメモリマットMM1ないしMM4が2つのパンク#1および#2に分割される。パンク#1はメモリマットMM1およびMM2からなり、パンク#2は、メモリマットMM3お 20よびMM4から構成される。

【0090】この構成においては、ロウデコーダおよび コラムデコーダがそれぞれのメモリマットに対応して設 けられておりかつ内部データ伝達線も各メモリマット個 々に独立しているためにバンクの条件を満足している。 さらに図6に示す構成においては、プリアンプPAおよ びライトバッファWBを含む入出力回路PWも各メモリ マットに対して設けられているため、バンク#1とバン ク#2が交互にアクセスされるようなインターリーブ動 作をも実現することができる。すなわち、たとえばパン 30 ク#1に対しアクセスしている間にパンク#2をプリチ ャージすることができる。この場合バンク#2に対して はプリチャージ時間なしでアクセスすることができる。 バンク#1および#2に対し交互にアクセスおよびプリ チャージを実行することにより、DRAMにおいてアク セス前に必要とされるプリチャージによる時間損失をな くすことができ、高速アクセスを実現することができ る。

【0091】標準DRAMにおいては、同一のチップで構成されたDRAMを、ワイヤボンディングにより×8構成と×4構成とに切替えることがよく行なわれる。通常、内部回路は×8構成で動作するよう構成されており、特定のパッドを電源電位Vccまたは接地電位Vssに接続することにより内部構成が×4構成に変更される。この場合、8ビットの内部データ伝達バスのうち特定のパッドのワイヤボンディングによる電位設定により4ビットのデータバスのみが選択的にデータ入出力端子へ接続される構成が用いられてもよい。一般には、×4構成に変換された場合メモリアレイの活性化も×4構成に対応するように変換される。

40

[SDRAMの機能的構成]図1はこの発明に従うSDRAMの主要部の構成を機能的に示すプロック図である。図1においては、×8ビット構成のSDRAMの1ビットの入出力データに関連する機能的構成の部分が示される。

【0092】データ入出力端子DQiに関連するアレイ 部分は、バンク#1を構成するメモリアレイ1aと、バ ンク#2を構成するメモリアレイ1bを含む。パンク# 1のメモリアレイ1aに対しては、アドレス信号X0~ Xjをデコードしてメモリアレイ1aの対応の行を選択 するロウデコーダを構成するXデコーダ群2aと、列ア ドレス信号Y3~Ykをデコードしてメモリアレイ1a の対応の列を選択する列選択信号を発生するコラムデコ ーダを構成するYデコーダ群4aと、メモリアレイ1a の選択された行に接続されるメモリセルのデータを検知 し増幅するセンスアンプ群6aを含む。Xデコーダ群2 aは、メモリアレイの各ワード線に対応して設けられる Xデコーダを含む。アドレス信号X0~Xjに従って、 対応のXデコーダが選択状態となり、対応のワード線を 選択状態とする。Yデコーダ群4aは、列選択線それぞ れに対して設けられるYデコーダを含む。一本の列選択 線CSLは8対のビット線を選択状態とする。Xデコー ダ群2aおよびYデコーダ群4aにより、メモリアレイ 1 a において 8 ピットのメモリセルが同時に選択状態と される。Xデコーダ群2aおよびYデコーダ群4aはそ れぞれパンク指定信号B1により活性化される。

【0093】パンク#1に対してさらに、センスアンプ 群6aにより検知増幅されたデータを伝達するとともに 書込データをメモリアレイ1aの選択されたメモリセル へ伝達するための内部データ伝達線(グローバルIO 線)のパスGIOが設けられる。このグローバルIO線 バスGIOは8対のグローバルIO線を含む。データ説 出のために、このグローバルIO線バスGIO上のデー タをプリアンプ活性化信号 φ P A 1 に応答して活性化さ れて増幅するプリアンプ群8aと、プリアンプ群8aで 増幅されたデータを格納するためのリード用レジスタ1 0 a と、リード用レジスタ10 a に格納されたデータを 順次出力するための出力バッファ12aが設けられる。 プリアンプ群8a、リード用レジスタ10aおよび出力 40 バッファ12 aは、この8ピットのグローバルIO線対 に対応してそれぞれ8ビット幅の構成を備える。リード 用レジスタ10aはレジスタ活性化信号のRrlに応答 してプリアンプ群8 a の出力データをラッチし、順次出 力する。出力パッファ12aは出力イネーブル信号 oO E1に応答して、リード用レジスタ10aに格納された 8ピットのデータを順次データ入出力端子DQiへ伝達 する。データ入出力端子DQIを介しては、データ入力 およびデータ出力が共通に行なわれる。

【0094】データの書込を行なうために、入力バッフ 50 ア活性化信号 ΦDB1に応答して活性化され、データ入 (22)

特開平6-318391

41

出力端子DQ i に与えられた入力データから書込データ を生成する1ピット幅の入力パッファ18aと、レジス 夕活性化信号 φ R w 1 に応答して活性化され、入力バッ ファ18aからの書込データを順次格納するライト用レ ジスタ16aと、書込パッファ活性化信号のWB1に応 答して活性化され、ライト用レジスタ16aに格納され たデータを増幅してグローバルIO線対GIOへ伝達す るライトパッファ群14aを含む。ライトパッファ群1 4 a およびライト用レジスタ16 a はそれぞれ8ピット 幅を有する。パンク#2も同様にXデコーダ群2b、Y デコーダ群4b、センスアンプ活性化信号 oSA2に応 答して活性化されるセンスアンプ群6b、プリアンプ活 性化信号 Φ P A 2 に応答して活性化されるプリアンプ群 8 b、レジスタ活性化信号 φ R r 2 に応答して活性化さ れるリード用レジスタ10b、出力イネーブル信号

のO E2に応答して活性化される出力パッファ12b、パッ ファ活性化信号 φWB2 に応答して活性化されるライト パッファ群14b、レジスタ活性化信号のRw2に応答 して活性化されるライト用レジスタ16b、パッファ活 8 bを含む。

【0095】パンク#1に対する構成とパンク#2に対 する構成は同一である。リード用レジスタ10a、10 bおよびライト用レジスタ16aおよび16bは、それ ぞれ連続アクセスするためのラップデータを格納するた めのレジスタである。パンク#1および#2に対する各 制御信号については、パンク指定信号B1およびB2に 応答していずれかの一方バンクに対する制御信号のみが 発生される。図6のチップ配置との対応において、リー ド用レジスタ10a、10b、ライト用レジスタ16 a、16b、入力パッファ18a、18b、出力パッフ ァ12a、12bは周辺回路PHに配置される。プリア ンプ群8a、8b、およびライトバッファ群14aおよ び14bは入出力回路PW内に配置される。この機能プ ロック200が、各データ入出力端子に対して設けられ る。×8ビット構成の場合機能プロック200が8個設 けられる。上述のように、パンク#1およびパンク#2 をほぼ同一構成とし、バンク指定信号B1およびB2に より一方のみを活性化することにより、パンク#1およ び#2は互いにほぼ完全に独立して動作することが可能 40 となる。また、データ読出用のレジスタ10aおよび1 0 bとデータ書込用のレジスタ16 aおよび16 bとを 別々にかつ各バンク#1および#2に対して設けること により、データの読出および書込切換時およびバンク切 換時においてデータが衝突することがなく、正確なデー 夕の読出および書込を実行することができる。

【0096】パンク#1およびパンク#2それぞれ独立 にメモリアレイを活性化するための制御系として、外部 から与えられる制御信号、すなわち、外部ロウアドレス

ストロープ信号 ext. / CAS、外部出力イネーブル 信号ext. /OE、外部書込イネーブル信号(書込許 可信号) ext. /WEおよびマスク指示信号WMをた とえばシステムクロックである外部クロック信号CLK に同期して取込み内部制御信号 oxa、 oya、 oW、 ΦO、ΦR、ΦCを発生する第1の制御信号発生回路2 0と、パンク指定信号B1およびB2と、内部制御信号 φW、φO、φR、およびφCとクロック信号CLKに 応答してパンク#1および#2それぞれ独立に駆動する 10 ための制御信号、すなわちセンスアンプ活性化信号 4 S A1、φSA2、プリアンプ活性化信号φPA1、φP A2、ライトバッファ活性化信号のWB1、のWB2、 入力パッファ活性化信号 φ D B 1 、 φ D B 2 、および出 カパッファ活性化信号φOE1、φOE2を発生する第

2の制御信号発生回路22を含む。

42

【0097】内部制御信号 φWは外部書込許可信号 e x t. /WEに同期して発生される内部書込許可信号であ る。内部制御信号も〇は外部読出許可(読出イネープ ル) 信号ext. /OEに同期して発生される内部読出 性化信号 Φ D B 2 に応答て活性化される入力バッファ 1 20 許可信号である。内部制御信号 Φ R は、外部ロウアドレ スストローブ信号 ext. / RASに同期して発生され る内部ロウアドレスストローブ信号(内部RAS信号) である。内部制御信号 o C は、外部コラムアドレススト ロープ信号ext. / CASに同期して発生される内部 コラムアドレスストローブ信号(内部CAS信号)であ る。内部制御信号 φ x a、および φ y a は、それぞれ外 部制御信号ext. /RASおよびext. /CASに 同期して発生される内部アドレスバッファ活性化信号で ある。第2の制御信号発生回路22は、バンク指定信号 B1およびB2に従って、この指定されたバンクに対応 する制御信号のみを活性状態とする。第2の制御信号発 生回路22が発生する制御信号のタイミングはクロック 信号CLKにより制御される。たとえば読出許可信号φ OE1または oOE2は、外部ロウアドレスストローブ 信号ext. /RAS (または内部ロウアドレスストロ ープ信号φR)が活性状態となってからクロック信号C LKを6カウントした後に発生される。また、ライトバ ッファ活性化信号φWB1またはφWB2は、書込デー タが8個与えられた後のクロック信号に応答して発生さ れる。すなわち、外部書込許可信号ext./WEが活 性状態となってからクロックがCLKが8個カウントさ れた後にメモリアレイの選択されたメモリセルへの書込 データの伝達が行なわれる。これはラップ長8を想定し ており、通常動作モードにおいては常時、ラップ長8を 想定してSDRAMは動作する。

【0098】SDRAMはさらに、周辺回路として、内 部制御信号φxaに応答して、外部アドレス信号ex t. A0ないしext. A1を取込み内部アドレス信号 X0~Xjと、パンク選択信号B1およびB2を発生す ストロープ信号 ext. /RAS、外部コラムアドレス 50 るX アドレスパッファ 24 と、内部制御信号  $\phi$  y a に応

答して活性化され、列選択線を指定するための列アドレスY3~YKと、連続アクセス時における最初のビット線対(列)を指定するラップアドレス用ビットY0~Y2を発生するYアドレスバッファ26と、クロック信号CLKに応答して、このラップアドレスHビットY0~Y2をデコードしてラップアドレスWY0~WY7、リード用レジスタ10a、10bを制御するためのレジスタ駆動用信号のRr1およびのRr2、およびライト用レジスタ16aおよび16bを駆動するための制御信号のRw1およびのRw2を発生するレジスタ制御回路28を含む。レジスタ制御回路28では、またパンクに対してのみレジスタ駆動用信号が発生される構成が用いられてもよい。次に具体的な内部動作について説明する。

【0099】「連続ライトマスク機能」SDRAMにお いては、通常動作モード時においては1つのデータ入出 カ端子について8ビットのデータが連続して書込まれ る。たとえば、一連のデータ列において偶数番目のバイ トデータのみを書換えたい場合、奇数番目のデータに対 してはマスクをかければ、所望の偶数番目のデータのみ 20 が書換えられる。この連続アクセス動作時において所望 のバイトデータに対してマスクをかける構成について以 下に説明する。図23は、連続アドレス時におけるマス クをかける動作を示すタイミング図である。図23にお いて、各制御信号はすべて外部制御信号であるが、この 外部制御信号であることを示す符号 "ext."は省略 する。データ書込動作時においては、まず外部ロウアド レスストローブ信号/RASを"L"に立下げる。これ により外部アドレスADDが行アドレス信号Xaとして 取込まれ、内部行アドレス信号が発生される。これに従 30 ってバンクの選択および選択されたバンクにおけるメモ リアレイの活性化(ワード線の選択およびセンスアンプ の駆動)が行なわれる。

【0100】次いで外部コラムアドレスストローブ信号 /CASおよび外部書込許可信号/WEを "L" に立下 げる。ここで、通常、仕様として、外部ロウアドレスス トロープ信号/RASが立下がってから外部コラムアド レスストロープ信号/CASを立下げるまでに必要とさ れる時間すなわちRAS-CAS遅延時間 t RCDは2 クロックサイクルとされる。書込許可信号/WEが "L"へ立下がることにより、選択されたパンクにおけ る入力パッファが活性化され、ライト用レジスタヘデー タが書込まれる。このライト用レジスタへのデータの書 込位置は、外部コラムアドレスストロープ信号/CAS が立下がったときに取込まれた外部アドレス信号ADD により発生される内部列アドレス信号 Ybの下位 3ビッ トY0~Y2により指定される。次いでクロック信号の 立上がりエッジで入力パッファを介してデータが順次ラ イト用レジスタへ書込まれる。これにより連続して8パ イトのデータb0~b7が鬱込まれる。8パイトのデー 44

タb0~b7が書込まれた後、すでに選択されている64ピットのメモリセルへ同時にこの8パイトのデータが書込まれる。この選択されたメモリセルへの書込データの伝達は、書込許可信号/WEが"L"に立下がってからクロック信号CLKを8カウントした後の次のクロック信号CLKの立上がりに応答して行なわれる。

【0101】この連続ライト動作時において所望のバイ トデータにマスクをかけるマスクトライト動作時におい ては、マスクをかけたいデータに対応して外部からのマ スク指示信号WMを"H"に立上げる。図23において は2番目のバイトデータd1および5番目のバイトデー タ d 4 に対しマスクをかける場合が示される。この場 合、64ピットのメモリセルが同時に選択されてはいる ものの、その対応のメモリセルへは書込データは伝達さ れない。この場合、マスクされたデータに対応するメモ リセルへは再書込動作を実行しているだけである。次に この連続ライト動作時におけるマスクをかけるための構 成について説明する。図24は、連続ライト動作時にお けるマスクトライト機能を実現するための回路構成を示 す図である。図24(A)にライト用レジスタ16と入 カパッファ18とを示す。入力バッファ18は、データ 入出力端子DQiに与えられた入力データを取込み書込 データを生成する。入力パッファ18は、入力パッファ ッファ活性化信号のDBは、図1に示す第2の制御信号 発生回路22から、内部書込信号ΦWに応答して発生さ れる。入力パッファ18の出力は8ピットの単位レジス , 夕を有するライト用レジスタ16へ与えられる。ライト 用レジスタ16は、ラップアドレスwv0~wv7のう ち活性化されているラップアドレスに対応する単位レジ スタにこの入力パッファ18からの書込データをラッチ する。ライト用レジスタ16は、ライトレジスタ活性化 信号

の

R

W

に応答して活性化され、同時に書込データW D0~WD7を発生する。ラップアドレスwy0~wy 7はいずれか1つのみが活性状態とされる。各クロック サイクルごとにこの活性化されたラップアドレスが順次 シフトする。

【0102】図24(B)はマスクデータを生成するための構成を示す図である。図24(B)において、マスクデータ発生系は、入力パッファ活性化信号のDBに応答して活性化されライトマスク指示信号WMを取込んでライトマスクデータを発生するライトマスクデータ発生回路160からのライトマスクデータを取込むライトマスクレジスタ162は、8ビットの単位レジスタを含む。ライトマスクレジスタ162は、8ビットの単位レジスタを含む。ライトマスクレジスタ162は、8ビットの単位レジスタを含む。ライトマスクレジスタ162は、10名単位レジスタはセット状態とされ、保持データは"1"に設定される。単位レジスタの保持するデータが"1"の場合には書込が禁止され、保持データが"0"の場合に

(24)

特開平6-318391

45

は書込が実行される。

【0103】ライトマスクレジスタ162は、このライ トマスクデータ発生回路160からのライトマスクデー タを、ラップアドレスwy0~wy7に従って順次単位 レジスタに格納する。ライトマスクレジスタ162の保 持データはライトマスクレジスタ活性化信号のWMに応 答して同時にマスクデータMD0~MD7として出力さ れる。このライトマスクレジスタ活性化信号のWMは、 ライト用レジスタ活性化信号 oRwとほぼ同じタイミン グで発生される。このライトマスクレジスタ162の保 10 持するマスクデータMD0~MD7は後に説明するよう にライト用パッファへ伝達され、対応のライト用パッフ ァの出力を制御する。図24(c)はラップアドレスを 発生するための構成を示す図である。図24(c)にお いて、ラップアドレス発生系は、3ピットの内部列アド レスY0~Y2をデコードするラップアドレスデコーダ 166と、ラップアドレスデコーダ166の出力をラッ チし、かつクロック信号CLKに応答してラッチデータ を順次シフトするラップアドレスレジスタ164を含 む。ラップアドレスデコーダ166は3ピットの列アド 20 レスY0~Y2をデコードし、その出力y0~y7のう ちの1つのみを選択状態とする。

【0104】ラップアドレスレジスタ164は、8段の シフトレジスタ構成を備え、このラップアドレスデコー ダ166の出力v0~v7を単位シフトレジスタにラッ チし、次いでクロック信号CLKに従って順次シフトす る。このラップアドレスレジスタ164の各単位シフト レジスタから最初にデータが書込まれるメモリセル位置 を示すラップアドレスwy0~wy7が発生される。ラ ップアドレスレジスタ164は、図1に示す構成におい 30 てレジスタ制御回路28に含まれる。ライトマスクレジ スタ162は、図1の構成において、第1の制御信号発 生回路20に含まれてもよく、第2の制御信号発生回路 22に含まれてもよい。次にこの図24に示すマスクト ライト機能を実現する回路の動作についてその動作タイ ミング図である図25を参照して説明する。今、図23 に示すように、2番目の入力データd1および5番目の 入力データ d 4 に対しマスクをかける場合を考える。

【0105】ラップアドレスデコーダ166は、3ピッ トの内部列アドレスY0~Y2をデコードしてラップア 40 ドレスy0~y7を発生する。今、3ビットの列アドレ  $XY0 \sim Y2M(Y0, Y1, Y2) = (0, 1, 0)$ であれば、最初に、ラップアドレスデコーダ166から の出力 y 2 のみが選択状態とされる。この出力信号 y 2 がラップアドレスレジスタ164に取込まれる。ラップ アドレスレジスタ164のラップアドレスwy2が選択 状態とされる。以降、クロック信号CLKがトグルされ るごとにラップアドレスレジスタ164の出力するラッ プアドレスは順次wy3→wy4→wy5→wy6→w y 7→wy 0→wy 1と活性化される。外部からのマス 50 クレジスタの単位レジスタの構成を示す図である。図 2

46

クピット指示信号WMは、入力データd1とd4に対応 して発生される。ライトマスクレジスタ162において は、書込許可信号/WEに応答して各単位レジスタの保 持データは"1"に設定される。ライトマスクレジスタ 162の各単位レジスタは、ラップアドレスwyに従っ て、ライトマスクデータ発生回路160からのライトマ スクデータWMを格納する。したがって、ライトマスク レジスタ162においては、マスクデータMD3および MD6が書込禁止を示す活性状態の"1"となり、残り のマスクデータMD2、MD4、MD5、MD7、MD 0 およびMD 1 は售込許可状態を示すデータ "0"を格 納する。

【0106】ライト用レジスタ16は、入力パッファ1 8から与えられたデータをラップアドレスwy0~wy 7に従って格納する。8ピットのデータが書込まれた 後、クロック信号CLKの立上がりに応答してライトレ 納されているデータが並列にライトバッファへ伝達され る。ライトバッファは、後に詳細に説明するように、こ のマスクデータMD0~MD7に従って書込データWD 0~WD7を対応のグローパルIO線対GIOへ伝達す る。図26は、図24に示すライト用レジスタ16の単 位レジスタの構成を示す図である。図26において、単 位ライトレジスタは、入力パッファ18からの書込デー タDをラップアドレスwy i に応答して通過させるnチ ャネルMOSトランジスタ216と、トランジスタ21 6を介して伝達された書込データをラッチするためのイ ンパータラッチ回路を構成するインパータ回路217お よび218と、このインバータラッチ回路(インバータ 回路217および218)の出力を反転するインバータ 回路219と、インパータ回路219の出力を、レジス Sトランジスタ220を含む。インパータ回路217の 出力はインバータ回路218の入力に結合され、インバ ータ回路218の出力がインパータ回路217の入力に 結合される。

【0107】動作時においては、この単位レジスタは、 ラップアドレスwyiが活性状態("H")となったと きに入力パッファ18からの書込データDを取込んでイ ンパータラッチ回路でラッチする。活性化信号のRWが 活性されるとトランジスタ220が導通して内部書込デ ータWDiが生成される。この図22に示す構成におい て、トランジスタ220はインバータ回路219の入力 とインバータラッチ回路(インバータ回路217および 218) の出力との間に設けられてもよい。またインバ ータラッチ回路の入力部(インバータ回路217の入力 部) は通常時は所定の電位にプリチャージされる構成が 用いられてもよい。図27は、図24に示すライトマス

7において単位マスクレジスタは、ラップアドレスwy 1に応答してライトマスクデータ発生回路160から発 生されたマスクデータMを通過させるnチャネルMOS トランジスタ222と、トランジスタ222を介して与 えられたマスクデータをラッチするためのインバータラ ッチ回路を構成するインパータ回路226および228 て、このインバータラッチ回路の出力(インバータ回路 226の出力) を通過させてマスクデータMDiを生成 するnチャネルMOSトランジスタ230と、セット信 10 号に応答してインパータラッチ回路の入力部(インパー 夕回路226の入力)を接地電位へ設定するn チャネル MOSトランジスタ224を含む。セット信号は、ロウ アドレスストロープ信号/RASに応答して発生されて もよい。ライトマスクデータMが発生される前にセット 信号によりこのインパータラッチ回路の入力部が接地電 位に設定されていればよい。

【0108】動作時において、まずセット信号によりイ ンパータ回路226の入力部の電位が接地電位に設定さ れる。これにより単位ライトマスクレジスタにデータ "1"が初期設定される。次いで、ラップアドレスwy 1に従ってトランジスタ222が導通し、ライトマスク データ発生回路160からのマスクデータMがインバー 夕回路226の入力部へ与える。トランジスタ224は すでにオフ状態となっている。これにより、マスクデー タMがインパータ回路226および228によりラッチ される。ライトマスクレジスタ活性化信号のWMが活性 化されるとトランジスタ230がオン状態となり、イン パータ回路226の出力を通過させてライトマスク指示 ドレスレジスタ164の単位レジスタの構成を示す図で ある。図28において、単位ラップアドレスレジスタ は、大きな駆動能力を有するインパータ回路232と比 較的小さな駆動能力を有するインパータ回路234と、 クロック信号CLKに応答して、インバータ回路232 の出力を伝達するnチャネルMOSトランジスタ238 と、トランジスタ238を介して伝達される信号を反転 する比較的大きな駆動能力を有するインバータ回路24 0と、インパータ回路240の出力を反転する比較的小 さな駆動能力を有するインバータ回路242を含む。

【0109】インパータ回路232の出力はトランジス タ238へ与えられるとともに、インパータ回路234 の入力へ与えられる。インパータ回路234の出力はイ ンバータ回路232の入力へ与えられる。単位ラップア ドレスレジスタはさらに、セット信号に応答してラップ アドレスデコーダ166から発生される選択信号yiを 取込むためのnチャネルMOSトランジスタ236を含 む。このトランジスタ236の出力はインバータ回路2 32の入力およびインパータ回路234の出力へ与えら れる。このインバータ回路234の出力からラップアド 50 回路62の出力が与えられる。トランジスタ65のゲー

48

レスwyiが発生される。トランジスタ236のゲート へ与えられるセット信号は、ラップアドレスデコーダ1 66を活性化するための制御信号に応答して所定の期間 発生されるワンショットのパルス信号が利用されてもよ い。またコラムアドレスストロープ信号/CASの活性 化に応答してクロック信号CLKの立上がりエッジで発 生されるワンショットパルスが用いられてもよい。次に 動作について説明する。

【0110】セット信号が活性化されることにより、ト ランジスタ236がオン状態となり、ラップアドレスデ コーダ166の出力yiを取込みラッチする。この取込 まれた信号yi はラップアドレスwyi として出力され る。このセット信号の発生時においては、クロック信号 CLKが"H"、相補クロック信号/CLKが"L"で ある。インパータ回路232の出力は、トランジスタ2 38を介してインパータ回路240へ与えられ、インパ ータ回路240および242によりラッチされる。次い でクロック信号CLKが"L"に立下がり、相補クロッ ク信号/CLKが"H"に立下がると、このインバータ 回路の出力が隣接する単位ラップアドレスレジスタへ伝 達され、隣接するラップアドレスが活性状態となる。イ ンパータ回路240は比較的大きな駆動力を有してお り、隣接する単位ラップアドレスレジスタの入力部に設 けられているインパータラッチ回路のラッチ状態をその 出力状態に合わせて修正する。これにより、クロック信 号CLKに従って順次ラップアドレスが活性状態とされ

【0111】上述のラップアドレス発生系においては、 最初に設定されたラップアドレスwvを初期アドレスと 信号MDIを発生する。図28は図24に示すラップア 30 して隣接する列を順次選択しており、ラップアドレスの 発生方法は一意的である。このラップアドレスの発生順 序をプログラムする構成が利用されてもよい。

> [ライトパッファ] 図29はライトパッファの構成を示 す図である。図1に示すライトパッファ群14はこの図 29に示すライトバッファを8個備える。図29を参照 して、ライトバッファは、ライトレジスタ16からの書 込データWD i を受けるインバータ回路と、ライトバッ ファ活性化信号/ φWBと、ライトマスクレジスタ16 2からのマスクデータMDiとを受ける2入力NOR回 40 路61と、NOR回路61の出力を受けるインパー夕回 路62を含む。ライトパッファ制御信号/oWBは "L"となったとき活性状態となり、データ書込を指示 する。

【0112】ライトバッファは、さらに、電源電位Vc c と接地電位Vssとの間に縦列接続されるpチャネル MOSトランジスタ63および64と、nチャネルMO Sトランジスタ65および66を含む。トランジスタ6 3および66のゲートへはインパータ回路60の出力が 与えられる。トランジスタ64のゲートへはインバータ

特開平6-318391

49

トへはNOR回路61の出力が与えられる。ライトバッ ファはさらに、電源電位Vccと接地電位Vssとの間 に縦列接続されるpチャネルMOSチャネル67および 68と、nチャネルMOSトランジスタ69および70 を含む。トランジスタ67および70のゲートへ書込デ ータWD i が与えられ、トランジスタ68のゲートヘイ ンパータ回路62の出力が与えられ、トランジスタ69 のゲートへNOR回路61の出力が与えられる。トラン ジスタ64とトランジスタ65の接続点がグローパルI され、トランジスタ68および69の接続点が他方グロ ーパルIO線/GIOiに接続される。次に動作につい て説明する。

[0113] (i) マスクデータMDIが"1" ("H") にあり、書込データに対するマスクを指示し ている場合を考える。この場合、NOR回路61の出力 が "L"となり、インパータ回路62の出力が "H"と なる。これにより、トランジスタ64、65、68およ び69がオフ状態となり、グローパルIO線GIOiお よび/GIOiはそのときの電位保持状態となり、書込 20 データの伝達は行なわれない。

(ii) マスクデータMDIが "0" のとき この場合は書込データWDiに従ってデータの書込が行 なわれる。すなわちNOR回路61の出力がライトバッ ファ活性化信号/oWBの立下がりに応答して "H" と なり、インパータ回路62の出力が "L" となる。それ によりトランジスタ64、65、68、および69が導 通状態となる。書込データWDiが"1"であり"H" の場合、トランジスタ63がオン状態となりトランジス がオフ状態、トランジスタ70がオン状態となる。これ によりグローバル I O線対G I O i はトランジスタ63 および64を介して電源電位Vccレベルに充電され、 一方、グローバル I O線/G I O 1 はトランジスタ69 および70を介して接地電位Vssに放電される。

【0114】 書込データWDiが"0"を示す"L"レ ベルの場合には、インバータ回路60の出力が"H"と なる。この場合は、トランジスタ63がオフ状態、トラ ンジスタ66がオン状態、トランジスタ67がオン状 態、トランジスタ70がオフ状態となる。グローパルⅠ 〇線GIOIがトランジスタ65および66を介して放 電されて接地電位Vssレベルの"L"レベルとなり、 グローバルIO線/GIOiがトランジスタ67および 68を介して充電されて"H"となる。上述の構成によ り、連続書込時において所望のデータに対してのみマス クをかけることが可能となる。

[周波数-レイテンシ] SDRAMにおいては、読出デ ータが出力されるタイミングはクロック信号CLKのト グル数により決定される。このクロックのトグル数と読

と呼ぶ。たとえば、クロック信号CLKの周波数が10 0MH2の場合、外部ロウアドレスストロープ信号/R ASが立下がったサイクルから6クロックサイクル目に 有効データが出力される。

50

【0115】しかしながら、クロック信号CLKの周波 数が50MHzのシステムでこのSDRAMを用いる場 合、同じように、外部ロウアドレスストロープ信号/R ASが立下がってから6クロックカウント後読出データ が出力されると、アクセスタイムは120ナノ秒とな 〇線対GIOの一方のグローバルIO線GIOIへ接続 10 り、高速動作性というSDRAMの性能を有効に発揮す ることができなくなる。クロック周波数が変更されても SDRAMの高速動作性という性能を十分に引き出すこ とのできる構成を以下に説明する。図30は、本発明に 従うSDRAMにおける周波数とレイテンシとの関係を 示す図である。レイテンシはアドレスピットA4および A5の組合せにより決定される。このレイテンシセット サイクルはクロック信号CLKの立上がりエッジで信号 /RAS. /CASおよび/WEをすべて "L" に設定 するWCBRの条件で実行される。クロック周波数が1 00MHzの場合、RASアクセスタイムtRACは6 クロックサイクルとし、CASアクセスタイム t CAC は4クロックサイクルとし、RASプリチャージサイク ル時間を4クロックサイクルとし、RAS-CAS遅延 時間 t R C D を最小2クロックサイクルと設定する。以 下、クロック信号CLKの周波数が小さくなるにつれ て、各アクセス時間およびプリチャージ時間に要するク ロックサイクル数を小さくする。

【0116】図31はこのRASアクセスタイム、CA SアクセスタイムおよびRASプリチャージ時間および 夕66がオフ状態となる。また同時にトランジスタ67 30 RAS-CAS遅延時間 t RCDを説明する図である。 RASアクセス時間tRACは、外部ロウアドレススト ロープ信号/RASが"L"に立下がってから有効デー タが出力されるまでに必要とされる時間である(SDR AMにおいては、すべてクロックのサイクル数で示され る)。CASアクセス時間 t CACは、コラムアドレス ストロープ信号/CASが"L"に立下がってから有効 データが出力されるまでに要する時間である。RASプ リチャージ時間 t R P はメモリアレイをプリチャージす るために必要とされ、信号/RASを"H"に維持する のに必要とされる時間である。RAS-CAS遅延時間 t R C D は、行アドレス信号と列アドレス信号がマルチ プレクスして与えられるために、これらのアドレス信号 を確実に分離して確定状態に設定するために必要とされ る時間であり、外部アドレスストロープ信号/RASが 立下がってから、コラムアドレスストローブ信号/CA Sを"L"へ立下げるまでに要求される時間である。次 にこのレイテンシを周波数に応じて変更するための構成 について図32を参照して説明する。

【0117】図32において、レイテンシ変更回路は、 出データの出力されるタイミングとの関係をレイテンシ 50 WCBRの条件を検出するためのWCBR検出回路38

0と、クロック信号CLKに応答してアドレス信号ピッ トA4およびA5を取込むアドレスセット回路382 と、WCBR検出回路380の出力に応答して活性化さ れ、アドレスセット回路382にラッチされたアドレス ピットをデコードしてレイテンシを検出するレイテンシ デコーダ384と、レイテンシデコーダ384からのレ イテンシ設定信号に応答して出力タイミングを調整する 出力制御回路386を含む。出力制御回路386は図1 に示す第1の制御信号発生回路20からの内部制御信号 oR (またはint. RAS) に応答して、所定数のク ロック信号CLKをカウントして出力パッファ制御信号 **ΦΟΕを発生する。出力制御回路386がカウントする** クロック数がレイテンシデコーダ384からのレイテン シ設定信号に応じて調整される。

【0118】アドレスセット回路382は、アドレスバ ッファからの内部アドレスピットA4およびA5をWC BR検出回路380からのWCBR検出信号に応答して ラッチする構成が利用されてもよい。この場合におい て、レイテンシが変更された場合、データ出力タイミン グがクロックのカウント数に応じて調整されるだけであ 20 る。ワード線立上げタイミングなどが内部制御信号

のR に応答して実行される場合には特にこのレイテンシデコ ーダ384の出力はRAS制御系およびCAS制御系へ 与えられる必要はない。センスアンプ活性化タイミング および列選択信号発生タイミングなどがクロックのカウ ント数に応じて設定されている場合にはこのレイテンシ デコーダ384からのレイテンシ設定信号に応じて各セ ンスアンプ活性化信号および列選択信号発生タイミング が調整される。この場合においてもクロックのカウント 数が変更されるだけである。

【0119】上述のように、クロック信号CLKの周波 数に応じてデータ出力タイミングを調整することによ り、クロック信号CLKの周波数に関わらず、SDRA Mの性能を十分に引き出すことができる。

[ラップ長変更] 前述の説明においては、ラップ長は8 に設定されている。しかしながら、1度のアクセスサイ クルにおいて連続して書込まれるデータ数はそれぞれの 場合において可変な場合がある。たとえば標準DRAM においても、ニブルモード、ページモード、スタティッ クコラムモードなどが設けられている。この場合、連続 40 して書込まれるまたは読出されるデータの数はニブルモ ードを除いて、容易に変更することできる。そこで、S DRAMにおいてもラップ長を変更できる構成を設け

【0120】図33はラップ長をプログラムする際の方 法を一覧にして示す図である。ラップ長は、WCBRの 条件下でのアドレスキーの設定により行なわれる。アド レスキーとしては3ピットのアドレス信号AO、A1お よびA2が一例として利用される。ラップ長の単位とし

できる。図34はこのラップ長設定制御系の構成を示す 図である。図34において、ラップ長設定制御系は、W CBRの条件を検出するWCBR検出回路390と、W CBR検出回路390の出力に応答して、アドレスバッ ファから発生された内部アドレスピットAO、A1およ びA2をラッチするラップ長ラッチ回路392と、ラッ プ長ラッチ回路392にラッチされたデータに従って、 ラップ長を示すクロック数を選択するクロック数選択回 路394と、クロック数選択回路394からのクロック 数情報に従って、クロック信号CLKをカウントし、ラ イトバッファ活性化信号/φWBを発生する/φWB発

生回路396を含む。

52

【0121】/ φWB発生回路396は、内部CAS系 応答して活性化され、所定のクロック数をカウントした 後にライトレジスタ活性化信号/oWBを発生する。こ の図34において、データを書込む構成しか示していな いが、同様に、読出を行なう場合には、読出用のリード 用レジスタ活性化信号

oRrを発生する回路がクロック 数選択回路394の出力により制御される。/ oWB発 生回路396は、内部書込可能許可信号 oWと内部CA S系制御信号

のCに応答してライトレジスタ活性化信号 / φWBを発生する。/ φRr発生回路(図示せず)は 内部RAS制御信号のRに応答してリード用レジスタ制 御信号を発生する。出力パッファおよび入力バッファは そのラップサイクル期間中活性状態とされてもよい。

【0122】ラップ長制御回路はさらに、クロック数選 択回路394からのクロック数情報に応じてシフトクロ ックを発生するシフトクロック発生回路398を含む。 30 シフトクロック発生回路398は、設定されたクロック 数に応じてコラムデコーダが選択する列選択線CSLの 位置を1つずつずらすためのシフトクロックを発生す る。通常、ラップ長は8に設定されており、クロック数 選択回路394は、このラップ長8とプログラムされた ラップ長との差に応じてシフトクロックを発生する。プ ログラムされたラップ長が8の場合には、通常時と同様 であり、シフトクロックは発生されない。ラップ長が1 6の場合にはシフトクロックが1つ発生され、ラップ長 が32の場合にはシフトクロックが3発生される。この 場合、基本ラップ長は8であり、8ビットのラップデー 夕が格納された時点でデータの転送が行なわれる(デー 夕書込の場合)。すなわち、このラップ長が標準値のた とえば8よりも大きい場合には、書込データのうち、連 続8ピットのラップデータがライト用レジスタに格納さ れた時点でデータの転送が行なわれる。データの転送が 行なわれた後、次の連続8ピットデータがレジスタ (ラ イト用レジスタ)へ格納される。この間において、シフ トクロック発生回路398からのシフトクロックに従っ て、コラムデコーダからの列選択線が1つシフトされ ては4、8、16、32および全ページ(1行)が利用 50 る。この期間は十分あり(次の連続8ビットデータが書

込まれる前に次の列選択線が立上げられればよい)、十 分に連続して所望のラップ長データを書込むことができ る。この列選択線を順次立上げる構成について次に説明

【0123】図35は、ラップ長プログラム時における 列選択信号を発生するための構成を示す図である。 図3 5において、列選択信号発生系は、内部制御信号 φy a に応答して外部からのアドレス信号A3~Akを取込ん で内部列アドレス信号Y3~Ykを発生するコラムアド レスパッファ26aと、外部コラムアドレスストロープ 10 信号/CASに同期して発生される内部制御信号のCに 応答して活性化され、コラムアドレスパッファ26aか ら発生された内部列アドレス信号Y3~Ykを初期カウ ント値として取込むカウンタ400と、クロック数選択 回路394 (図45参照) からのラップ長情報に応答し て、カウンタ400の出力およびコラムアドレスバッフ ァ26aの出力の一方を選択する選択回路402と、選 択回路402からの列アドレス信号をデコードして列選 択線CSLを活性化するYデコーダ群404を含む。

【0124】カウンタ400は、そのカウント値がシフ 20 トクロック信号SCに応じて1ずつ増分(または減分) される。カウンタ400は、図35に示すシフトクロッ ク発生回路398からのシフトクロック信号SCに応答 してそのカウント値を1増分する。選択回路402は、 クロック数選択回路394からのクロック数情報が1以 上、すなわち、ラップ長が16以上の場合を示している 場合には、カウンタ400の出力を選択してYデコーダ 群404へ与える。Yデコーダ群404はデコーダ活性 化信号 o CDに応答してこの選択回路 402 から与えら が8 以下の場合には、選択回路402は、コラムアドレ スパッファ26 aの出力を選択する。

【0125】Yデコーダ群404へ与えられるデコーダ 活性化信号

のCDは、このクロック数選択回路からの情 報に従って、外部コラムアドレスストローブ信号/CA S(またはライトイネーブル信号(書込許可信号))が 立下がってから所定のクロック数か経過したときに一旦 不活性状態となり、再び活性状態となる。この図35に 示す構成において、カウンタ400は、シフトクロック SCではなく、Yデコーダ活性化信号 φ CDの立下がり に応答してそのカウント値が1増分される構成が利用さ れてもよい。このとき、シフトクロック信号SCは、Y デコーダ制御系へ与えられ、そのシフトクロック信号S Cの発生タイミングで活性化信号 φ CDの活性化/不活 性化の制御が行なわれる。次にこの通常ラップ長が8に 設定されているSDRAMにおいて、ラップ長16が選 択された場合の動作をその動作波形図である図36を参 照して説明する。

【0126】まず、外部ロウアドレスストローブ信号/ RASが "L" に立下がると、次のクロック信号CLK 50

の立上がりエッジでアドレス信号ADDが取込まれ、内 部行アドレス信号Xaが発生される。この内部行アドレ ス信号Xaに従って、ワード線WLの電位が立上がり、 この1行のメモリセルの電位が各ピット線対BLPに伝 達される。次いで、外部コラムアドレスストロープ信号 **/CASおよび書込許可信号(ライトイネーブル信号)** /WEが "L" に立下がると、そのときデータ入出力端 子DQに与えられていたデータがクロック信号CLKの 立上がりエッジで取込まれ、ライト用レジスタにラッチ される。このライト用レジスタへのラッチ時には先に示

したように、ラップアドレスが示すレジスタ位置にデー

夕が格納される。そのときには、列アドレス信号Ybが

すでに取込まれている。

54

【0127】選択回路402は、クロック数選択回路3 94 (図34参照) からのラップ長が16であることを 示す情報に従って、カウンタ400の出力を選択する。 カウンタ400は、内部制御信号

のCに従ってコラムア ドレスパッファ26aの出力をその初期カウント値とし てラッチしている。Yデコーダ群404は、次いで、デ コーダ活性化信号

のCDに応答して活性化されて列デコ ード動作を行ない1本の列選択線CS1を選択状態とす る。ライト用レジスタには8ピットのラップデータb0 ~b7が順次格納される。8ビット目のラップデータb 7がラッチされるクロック信号の立上がりエッジでライ トバッファ活性化信号のWBが発生される。このときに は、すでに列選択線CSLは選択されている。これによ り、8ビットのラップデータり0~67が各選択された メモリセルへ書込まれる。このラップデータ b 0 ~ b 7 のメモリセルへの書込と平行して、ライト用レジスタに れた信号をデコードして列選択線を選択する。ラップ長 30 は次の8ビットのラップデータb8~b15が順次クロ ック信号の立上がりエッジで取込まれてラッチされる。

【0128】ラップデータb7が取込まれたクロック信 号の立上がりエッジでライト用レジスタからのデータの 書込が行なわれ、次のクロック信号の立上がりに従って 次のラップデータの取込みが行なわれているため、誤っ たデータの書込が生じない。この列選択線CSL1の選 択により、メモリセルへのデータの書込が行なわれた 後、一旦デコーダ活性化信号

CDは不活性状態へ移行 する。この列デコーダの不活性化に応答してカウンタ4 00のカウント値が1増分される。メモリアレイは、列 選択系のみが一旦プリチャージ状態に復帰する。ワード 線WLは選択状態を維持する。したがって、各ピット線 対BLPの電位はそれぞれセンスアンプによりラッチさ れた状態を維持する。所定クロック数がカウントされる と、すなわち、ライト用レジスタに次のラップデータb 8~b15がすべて書込まれる前に、Yデコーダ群40 4が活性化される。選択回路402はカウンタ400の 出力をYデコーダ群404に与えている。カウンタ40 0のカウント値は1増分されている。したがって、Yデ コーダ群404は、隣接する列選択線を選択する。

(29)

特開平6-318391

55

【0129】この選択された列選択線CSL2に関連す るメモリセルに対しライト用レジスタにラッチされてい る8ピットラップデータb8~b15がこのライト用レ ジスタ活性化信号のWBに応答して転送され、グローバ ルIO線対GIOを介して選択されたメモリセルヘデー 夕が書込まれる。この上述の動作を繰返すことにより、 1行のワード線に接続されるすべてのメモリセルへの連 続アクセスが可能となる。 ここで、ライト用レジスタか らのデータ転送タイミングに関して、ラップ長の中間で データを転送する場合には、8 ビットラップデータが書 込まれた時点におけるクロック信号の立上がりに応答し てライト用レジスタの活性化信号が発生されてデータの 書込が行なわれる。最終ラップデータが書込まれた場合 には、通常のデータ書込タイミングと同様最終ラップデ ータが書込まれた後のクロック信号の立上がりエッジで データの転送が行なわれる。この場合、最終ラップデー 夕が書込まれた時点におけるクロック信号の立上がりエ ッジでデータの書込が実行されてもよい。

【0130】図35に示す構成においては、選択回路4 02は、クロック数選択回路のラップ長データに従って 20 常時カウンタ400の出力を選択している。この場合、 最初のサイクルにおいてはコラムアドレスパッファ26 aの出力を選択し、次のサイクルにはカウンタ400の 出力を選択するように構成されてもよい。 なおこの図3 4ないし36に示す構成においてはデータ書込に対する ラップ長の拡張の構成のみを示している。しかしなが ら、この場合ライト用レジスタの代わりにリード用レジ スタを用いれば同様にデータ読出時におけるラップ長を も拡張することはできる。すなわち、連続リードサイク ルにおいて、メモリアレイの動作は連続データ書込時と 30 同様である。ライト用レジスタ活性化信号に代えてリー ド用レジスタ活性化信号が利用されるだけである。連続 リードサイクルにおいては、出力バッファを介して8ビ ット目のラップデータが読出された時点で、次の8ビッ トラップデータがリード用レジスタに格納される。リー ド用レジスタからのデータ読出と平行してメモリアレイ において、次のラップデータ用のための列選択動作が実 行される。

【0131】ラップ長8に標準設定されたSDRAMにおいて、ラップ長4を設定する場合、バンクの数が増加 40 される構成が利用されてもよく、またバンク数を2としたままで、マスクデータを用いて4ビットのラップデータのみの審込が行なわれてもよい。データ競出時においては、ラップアドレスにより、この4ビットラップデータの先頭アドレスが指定されるため、マスクデータなどを特に用いる必要はなく、4ビット目のデータが読出された時点でデータの読出が終了される。

[ピン配置] 図37はこの発明に従うSDRAMを収納ープ信号/CASが与えられる。ピン番号7、38のピするパッケージの外観を示す図である。この発明によるープ信号/CASが与えられる電圧VTおよびピン番号15および16MSDRAMは、44ピン、リードピッチ0.8m

m, 400mil, TSOP Type IIに収納され る。このパッケージは、標準16MDRAMが収納され るSOJ(シングルアウトラインジェイリーディットパ ッケージ)などと同じ大きさでありながら、リードピッ チが小さく、ピン数を多くとれるという長所を有する。 【0132】図37において、このパッケージに収納さ れるSDRAMは、ポンディングワイヤの切換により、 ×4構成と×8構成を実現する。ピン番号1、22に電 源電位Vccが与えられる。 データ入出力端子はパッケ 10 ージ中央部に配置され、ピン番号9、10、12、1 3、32、33、35および36のピン番号のピン端子 がデータ入出力端子DQ0~DQ7として利用される (ただし×8構成の場合)。データ入出力端子DQ0、 DQ1およびDQ7ならびにDQ6を挟んで、入出力バ ッファに用いられるための電源電位Vcc(Q)を受け るピン端子(番号11および34)と、接地電位Vss (Q)を受けるピン番号8および37のピン端子が配置 される。このデータ入出力に対して入出力パッファ専用 に用いられる電源電位Vcc(Q)およびVss(Q) を利用することにより、高速でデータの入出力を行なう 際に生じるデータ入出力端子の充放電に伴うノイズを効 果的に低減することができ、内部動作の安定化を保証す

56

【0133】パッケージの両端のピン番号1および22 のピン端子には電源電位Vccが与えられ、ピン番号2 3 および4 4 のピン端子には接地電位Vs s が与えられ る。ピン番号2のピン端に子は書込許可信号/WEが与 えられ、ピン番号3のピン端子には外部ロウアドレスス トロープ信号/RASが与えられる。ピン番号4の端子 へはクロックイネーブル信号/CKEが与えられる。ピ ン番号5のピン端子にクロック信号CLKが与えられ る。アドレス信号ビットA0~A11は、ピン番号18 ないし21、24ないし29、17および16へそれぞ れ与えられる。ピン番号16へ与えられるアドレス信号 ビットA11は、パンク選択信号BSとして利用され る。すなわちこの場合、2パンク構成が利用される。こ のアドレスピン端子16ないし29へ与えられるアドレ ス信号は行アドレス信号と列アドレス信号とが時分割し て与えられる。×8構成においては、アドレス信号ピッ トA0~A8またはA0~A9が列アドレス信号として 用いられる。いずれが用いられるかは、内部のリフレッ シュサイクルにおけるリフレッシュ単位により決定され る。

【0134】ピン番号41のピン端子へはライトマスク指示信号WMが与えられ、ピン番号42のピン端子には出力許可信号(出力イネーブル信号)/OEが与えられ、ピン番号43のピン端子にはコラムアドレスストローブ信号/CASが与えられる。ピン番号7、38のピン端子へ与えられる電圧VTおよびピン番号15および30のピン端子へ与えられる電圧Vrefは、このSD

RAMがGTLインターフェースで利用される場合に必 要とされる基準電位である。GTLレベルとは、"H" および"L"の比較基準電位が0.8 Vであり、その信 号の論理振幅が0.8 Vのレベルの信号である。近年、 高速で動作するマイクロプロセッサにおいて提案されて いる。ピン番号6、39、40のピン端子は未使用であ り、その仕様は定義されていない。

【0135】×4構成の場合には、ピン端子12、1 3、32および33のピン端子(データ入出力端子)は マスクデータ入出力端子として利用される。このマスク データM0~M3は、特定のデータ入出力ピン端子を介 してのデータの書込に対しマスクをかける。このような ライトパーピット動作を実現する構成は、容易に実現す ることができ、データ入出力端子へ同時にマスクデータ が与えられてその入力バッファを不活性状態にする構成 が利用されてもよい。またこれに代えて、特定のたとえ ばWCBR条件下においてマスクデータを取込んで内部 のレジスタ回路でラッチしておき、連続アクセス中はそ のレジスタに保持されたマスクデータに従って特定のデ ータ入出力端子を介して与えられるデータを無効とする かまたは入力パッファを不活性状態に維持する構成が利 用されればよい。

【0136】 [第2型式のSDRAM] 先に示した同期 型半導体記憶装置においては、外部から与えられるクロ ック信号に同期して制御信号、アドレス信号および入力 データなどの装置内部への取込みが実行されている。同 期型半導体記憶装置は複数のパンクを備えている。この バンクを交互にアクセスすることにより、インターリー プ方法をSDRAM内部で実現することができる。メモ リサイクルは制御信号/RASの活性化期間 ("L"の 30 期間)で決定されている。バンクを切換えるためには、 この制御信号/RASを一旦"H"の不活性状態に立上 げる必要がある。 バンクアドレスを設定するためであ る。連続的にバンク#1およびパンク#2を交互にアク セスするためには2つの方法が考えられる。

【0137】第1の方法は、パンク#1およびパンク# 2に対しそれぞれ独立に制御信号/RASを設けること である。第2の方法は、外部制御信号をすべてワンショ ットのパルスにする方法である。動作モードの指定は、 この外部制御信号の状態の組合せで決定する。動作モー ドを指定する必要があるときのみ制御信号を所定の組合 せに設定する。SDRAM内部ではこの設定された動作 に従って必要な動作が実行される。このように制御信号 をパルス化することにより、制御信号/RASに従って アドレス信号を取込む場合においても、一方のパンクに アクセス中に他方のパンクをプリチャージすることが可 能となる。またこの制御信号をすべてパルス化する方式 は、制御信号がアドレス信号と同様の信号形態となり、 制御信号の生成が極めて容易となるという利点をも合わ せて有する。必要とされる信号をすべて同一の形態の信 50

号で生成すればよく、外部処理装置に余分の負荷をかけ る必要がないためである。以下この制御信号をパルス方 式とする構成について説明する。

58

【0138】 [信号の定義] 信号はすべてパルス化され ており、実行される動作は制御信号の組合せにより決定 される。まず、各制御信号の状態とそのときに行なわれ る動作モードとの対応関係について説明する。図38 は、このパルス方式同期型半導体記憶装置のピン配置を 示す図である。図38に示す同期型半導体記憶装置は、 10 第1の同期型半導体装置と同様、1ワードが4ピットの 構成と、1ワードが8ビットの構成を備える。ワード構 成の設定はパッドのボンディングにより実現される。ピ ン番号1、5、9、22、36、および40のピン端子 へ動作電源電圧Vccが与えられる。ピン番号5、9、 36、および40へ与えられる動作電源電圧Vcc (図 38においてはVccQと示す)は、入出力回路(特 に、入出力バッファ)に利用される。ピン番号3、7、 23、38、および42のピン端子へ接地電位Vssが 与えられる。ピン番号3、7、38、および42へ与え られる接地電位Vss (図38において符号VssQで 示す) は入出力回路に利用される。動作電源電圧を入出 カ回路用と残りの回路用と2つに分けているのは、電源 線および接地線におけるノイズの発生を防止するためで ある。特に、入出力回路用に動作電源電圧VccQため のピン端子および接地電位VssQのためのピン端子を それぞれ4つ設けているのは、グランドパウンスなどに よるノイズの発生を確実に防止するためである。電源線 および接地線を分散させることにより、配線の寄生イン ダクタンス成分を低減し、リンギングの発生を防止す る。またスパイクノイズが発生してもそのスパイクノイ ズの影響をごく部分的に抑制する。

【0139】ピン番号2、4、6、8、37、39、4 1および43のピン端子はデータ入出力のために用いら れる(1ワード8ビットの構成の場合)。1ワードが4 ピット構成の場合、ピン番号2、6、39および43の ピン端子はマスクデータM0~M3を入力するために利 用される。ピン番号17ないし21および24ないし2 9のピン端子はアドレス信号入力端子として用いられ る。ピン番号16のピン端子へはパンクを指定するため のパンクアドレスBAが与えられる。ピン番号12のピ ン端子へライトイネーブル信号/WEが与えられる。ピ ン番号13のピン端子へ列アドレスストローブ信号/C ASが与えられる。ピン番号14のピン端子へ行アドレ スストロープ信号/RASが与えられる。ピン番号33 のピン端子へデータ入出力/マスク信号DQMが与えら れる。この信号DQMは先の実施例における出力イネー プル信号/OEおよびライトマスク信号WM両者の組合 せに対応する。ピン番号32のピン端子へクロック信号 CLKが与えられる。ピン番号31のピン端子へ、クロ ック信号CLKを取込み内部クロック信号を発生するク

(31)

特開平6-318391

59

ロックパッファの活性化/不活性化を制御するためのク ロックパッファイネーブル信号/CKEが与えられる。 ピン番号15のピン端子へは半導体記憶装置が選択状態 であることを示すチップセレクト信号/CSが与えられ る。

【0140】これらの制御信号はパルスの形態で動作モ ードを指定するサイクルにおいてのみ与えられる。すべ ての制御信号、アドレス信号およびデータはすべてクロ ック信号CLKの立上がりエッジで内部に取込まれる。 QMのクロック信号CLKの立上がりエッジにおける状 態の組合せに従って装置内部で指定された動作モードの 判別が実行される。次にこの制御信号と指定された動作 モードとの対応関係について説明する。図39は、制御 信号の状態とそのときに指定される動作モードとの対応 関係を示す図である。以下、図39を参照して、制御信 号と動作モードとの関係について説明する。

(a) /CS = /RAS = "L" \$h\$ \$O/CAS = /WE = "H"

イの活性化が指定される。すなわち、行アドレスを取込 みかつ併せてパンクアドレスも取込み選択されたパンク において行選択に関連する動作が実行される。

【0 1 4 1】 (b) / CS=/CAS= "L" かつ/ RAS = /WE = "H"

この状態では列アドレスの取込みが指定されかつデータ 読出動作モードが指定される。この動作モードにおいて は、読出データレジスタが選択され、選択されたメモリ セルの読出データレジスタへのデータ転送動作が実行さ れる。

(c) /CS=/CAS=/WE="L"  $\hbar \tau /RA$ S = "H"

この状態は、列アドレスの取込みおよびデータ書込動作 を指定する。この動作モードにおいては、書込レジスタ の活性化が行なわれ、与えられたデータの書込レジスタ および選択メモリセルへの書込が行なわれる。

(d)  $/CS=/RAS=/WE="L" \hbar \tau / CA$ S = "H"

アレイがプリチャージ状態とされかつセルリフレッシュ の終了が指定される。

[0142] (e) /CS = /RAS = /CAS ="L"かつ/WE= "H"

この状態ではリフレッシュが指定されかつセルフリフレ ッシュ動作が開始される。この動作モードにおいては、 内部でリフレッシュアドレスの生成および選択行におけ るメモリセルのリフレッシュが、内蔵されたアドレスカ ウンタおよびタイマを用いて実行される。

(f) /CS=/RAS=/CAS=/WE="L"この動作モードにおいては、モードレジスタにデータが ないが、同期型半導体記憶装置における固有の動作モー ドを指定するためにモードレジスタが設けられており、 このモードレジスタに設定されたデータに従って、所望

60

の動作が実行される。このようなモードレジスタの用途 としては、先の実施例におけるラップ長の設定、ラップ 長シーケンスの設定などがある。

[0143] (g) DQM= "L"

この動作モードにおいては、先に信号/CASおよび/ WEにより決定された動作モードにおいて、データの書 制御信号/WE、/CAS、/RAS、/CSおよびD 10 込または読出が実行される。すなわち、外部から与えら れた書込データの書込レジスタへの格納または読出デー タレジスタに格納されたデータの読出が実行される。

(h) DQM= "H"

この動作モードにおいては、データの読出が不活性状態 とされ、かつライトマスク動作(連続ピットデータ(ラ ップデータ) におけるマスク動作) が指定される。 書込 データに対するマスキングは、この信号DQMが"H" となった次のクロック信号CLKの立上がりエッジにお いて与えられたデータに対し行なわれる。1クロック遅 この状態では、行アドレスの取込みが指定されかつアレ 20 らせて書込データにマスクをかけることにより、制御信 号のタイミング設定が容易となる。

> 【0144】(i) /CS= "L" かつ/RAS=/ CAS = /WE = "H"

> この状態においては動作に変化はない。どの動作モード も指定されない。半導体記憶装置が選択状態にあり先に 指定された動作を実行しているだけである。

(j)  $\angle CS = "H"$ 

この状態においては、SDRAMは非選択状態であり、 信号/RAS、/CAS、および/WEは無視される。 30 ここで、図39において符号"-"で示される信号状態 は「ドントケア」状態、および"X"は「任意」状態を

[具体的動作シーケンス]

示す。次に具体的動作について説明する。

1. データ読出

図40は、第2型式のSDRAMのデータ読出時におけ る動作を示す外部信号の状態を示すタイミングチャート 図である。以下、データ読出動作について説明する。

【0145】サイクル1において、クロック信号CLK の立上がりエッジにおいて、信号/RASが"L"、信 号/CASおよび/WEがともに "H" に設定される。 このとき、行アドレス信号ピットA0~A10が行アド レス信号Xaとして取込まれ内部アドレスが生成され る。このとき同時に、バンクアドレス信号BAも取込ま れる。パンクアドレス信号BAは"0"である。この場 合、パンクアドレスBAに対応するパンクが選択され る。パンクアドレスに合わせてSDRAMはパンク0お よびパンク1を有すると想定する。パンク0において、 行デコード動作およびアレイの活性化が実行される。1 クロック置いて、サイクル3において、クロック信号C セットされる。このモードレジスタは、特に説明してい 50 LKの立上がりエッジで信号/RASおよび/WEが

特開平6-318391

61

"H"に設定され、信号/CASが"L"に設定され る。この状態は、データの読出を示しかつこのサイクル 3のクロック信号CLKの立上がりエッジでアドレス信 号ピットA0~A10が列アドレス信号Ybとして取込 まれる。これにより内部で行アドレス信号Xaおよび列 アドレス信号Ybに従う行および列の選択動作が実行さ れ、選択されたメモリセルのデータが読出データレジス タへ格納される。6クロックサイクル後のサイクル?に おいてデータが読出される。この場合、信号DQMが予 なる。

【0146】サイクル7において、読出用レジスタに格 納された8個のデータが順次クロック信号CLKの立上 がりエッジに同期して読出される。連続8ビットのデー 夕を b 0 ~ b 7 として示す。このデータ読出と並行し て、サイクル7においてクロック信号CLKの立上がり エッジで信号/RASおよび/WEを"L"に設定し、 信号/CASを"H"に設定する。このとき併せてパン クアドレスBAが"0"に設定される。これによりパン ク 0 のプリチャージが指定され、バンク 0 のアレイのプ 20 リチャージが実行される。ここで、信号DQMはデータ 読出時において2クロックサイクル遅れて読出用レジス タの活性化/不活性化を制御する。データの読出のため の制御信号のタイミング設定を容易とするためである。 出力パッファおよびリードレジスタのシフトの制御をこ の信号DQMが"L"となってから2クロック経過した 後に活性化する構成が利用されればよい。この構成は、 信号DQMを2クロック期間遅延させる遅延回路を利用 することにより容易に実現される。

のRASプリチャージ期間(2ないし3クロックサイク ル) が経過した後再び活性化することができる。サイク ル11においてクロック信号CLKの立上がりエッジ で、信号/RASが"L"、信号/CASおよび/WE がともに"H"となる。バンクアドレス信号BAは "0"となる。パンク0が再び活性化される。同時に行 アドレス信号 X c の取込みが実行される。サイクル13 におけるクロック信号CLKの立上がりエッジで信号/ CASが "L"、信号/RASおよび/WEがともに "H"に設定される。列アドレス信号 Yd の取込みが行 40 なわれるとともにデータ読出動作が指定される。バンク 0において、行アドレスXcおよび列アドレスYdに従 って選択動作が実行され、選択されたメモリセルのデー 夕が再び読出データレジスタへ転送される。 データの出 力は信号/RASが"L"に入ったメモリサイクルの開 始から6クロックをカウントした後に実行される。この 状態においては、信号DQMは"L"となっており、出 カイネーブル状態を示している。

【0148】サイクル17においてクロック信号CLK の立上がりエッジでアドレスΧ c および Y d により選択 50

された8個のデータd0~d7が順次クロック信号CL Kの立上がりに応答して読出される。サイクル17にお いて同時に信号/RASおよび/WEを"L"とし、バ ンクアドレス信号BAを"L"とする。これによりバン ク0は再びプリチャージ状態に入る。次にサイクル19 において、信号/RASを"L"、信号/CASおよび /WEを "H" とし、バンクアドレスBAを "1" とす る。この状態においてはパンク1が選択され、そのとき に与えられていたアドレス信号ピットA0~A10が行 め"L"に設定される。これによりデータ読出が可能と 10 アドレスXeとして取込まれる。これにより、パンク1において行アドレスXeに従った行選択動作が実行され

62

【0149】サイクル21におけるクロック信号CLK の立上がりエッジで信号/RASおよび/WEを"H" に設定しかつ信号/CASを"L"に設定する。これに よりバンク1に対するデータ読出動作が指定される。こ のとき同時に、列アドレスY f が取込まれる。信号DQ Mは"L"の状態にあり出力イネーブル状態を示してい る。パンク0からデータd7が読出された後、次のクロ ックサイクル25のクロック信号CLKの立上がりエッ ジでパンク1からのデータ f 0 が読出される。このとき また信号/RASが "L"、信号/WEが "L" および 信号/CASが"H"に設定され、パンクアドレス信号 BAが"1"であり、バンク1のプリチャージが指定さ れる。データレジスタからは続いてバンク1のデータが 読出される。バンク1においてはプリチャージが実行さ れる。

【0150】サイクル28において、再び信号/RAS "L"、信号/CASおよび/WEを"H"に設定し、 【0147】プリチャージ状態に入ったパンク0は所定 30 パンクアドレス信号BAを"0"と設定することにより パンク0が再び活性化される。サイクル28のクロック 信号CLKの立上がり時において、クロックバッファイ ネーブル信号/CKEを"H"に設定する。信号/CK Eはクロックパッファをイネーブル/ディセーブルする 信号である。信号/СКЕが"H"となると、読出用レ ジスタにおけるレジスタのシフトクロックの発生が次の クロックサイクルにおいて禁止される。すなわち、サイ クル29において読出されたデータf4が次のサイクル 30 においても連続して読出される。これにより、SD RAM外部において、データを処理している装置におい てデータの処理速度がこのデータ読出に追随できないか または必要なデータが揃わない場合にこのクロックバッ ファイネーブル信号/СКЕを"H"と設定することに より所定期間同一データを出力し続けることができる。 この動作は"サスペンデッドアウトプット"と呼ばれ る。

> 【0151】サイクル30において、パンク0における 列アドレスYhの取込みが行なわれ、サイクル34にお いてパンク0のプリチャージが実行される。上述のよう に、信号/RASをパルス方式で印加することにより、

(33)

特開平6-318391

63

動作サイクルの最初の期間のみ制御信号/RAS、/C ASおよび/WEを所定の状態に組合せることにより動 作モードが指定されるため、容易にパンクの切換を行な うことができ、バンク0の活性化時にパンク1のプリチ ャージを行なうことができる。したがって、RASプリ チャージ時間を考慮する必要がなく、連続して交互にパ ンク0およびパンク1からデータを読出すことができ、 髙速でデータを読出すことが可能となる。また「サスペ ンデッドアウトプット」動作モードを設けることによ り、容易に連続データ読出中においても処理装置の動作 10 止される。これにより、データ書込時において、必要な 速度に併せてデータの取込みを行なうことが可能とな り、システムのタイミング設計が容易となる。ここで、 外部から見た場合、信号/CKEが"H"となってから 2つ目のクロック信号が消去されているように示され る。これは内部的には、次のクロック信号の立上がりエ ッジでレジスタのシフト動作が実行されるため、内部的 には信号/CKEが"H"となった次のサイクルのクロ ックが消去される。

#### 2. データ書込

図41はこの第2型式のSDRAMのデータ書込動作を 20 示す図である。書込動作は信号/CASの立下がりと同 時に信号/WEを"L"と設定することにより指定され る。図41においては、まずパンク0に対するデータ書 込動作が指定される。この状態においては、信号/CA Sおよび/WEの"L"への設定と同時に書込レジスタ へのデータの書込すなわち外部データの取込みが実行さ れる。

【0152】書込動作時においては信号DQMは内部的 には、1クロック遅れてデータの取込みをイネーブル/ ディセーブルする。データ書込時においては、入力バッ ファへのデータの取込みを書込指示と同時に行なえばよ いだけであるためである。このときまだ書込レジスタの 状態が完全にリセットされていなくてもよい。次のクロ ックサイクルまでにレジスタのリセット状態が確定し、 データ b 0 の書込が行なえればよいためである。このた め読出動作時と異なり信号DQMはデータ書込よりも1 クロック遅れてデータ書込のイネーブル/ディセーブル を制御する。データ読出時においては、メモリサイクル 開始後クロック信号CLK6個カウントした後に読出動 作が行なわれる。このときまでに出力パッファを動作可 40 能状態としておく必要があるとともに、レジスタから与 えられたデータを出力パッファに取込み読出す必要があ る。このため信号DQMは書込モード時より早くイネー ブルされる。

【0153】信号DQMを"H"に設定すると、次のク ロックサイクルで与えられる書込データに対しマスクが かけられる。1クロックサイクル遅れたデータに対しマ スクがかけられるのは、タイミングの設定を容易とする ためである。この1クロック遅れてデータに対しマスク をかける構成は、図24に示す構成において、書込マス 50

クデータWMが1クロック遅れてライトマスクデータ発 生回路へ与えられる構成が利用されればよい。この1ク ロック遅れたデータに対しマスクをかける構成とするこ とにより、ラップアドレスデコーダからのラップアドレ スに対するタイミング設計が容易となる。このデータ事 込モード時においても、信号/CKEを"H"に設定す ると、次のクロックサイクルで与えられるデータ f 6 が その次のクロックサイクルにおいても引き続き入力され る。書込用レジスタにおけるレジスタのシフト動作が禁 データが揃ったときにデータを書込むことが可能とな る。この動作は「サスベンデッドインプット」と呼ばれ る。

64

【0154】各命令およびアドレス信号は外部クロック 信号CLKの立上がりエッジで取込まれる。命令および アドレス信号はいつ与えられるか予め想定することはで きない。このため、外部クロック信号CLKの立上がり エッジでこれらの外部制御信号を取込み内部制御信号を 発生し状態を安定させる必要がある。このための入力部 の構成について次に説明する。

[制御信号パッファ] 図42は、信号/RAS、/CA Sおよび/WEを外部クロック信号CLKに同期して取 込むパッファ回路の構成を示す図である。図42におい ては、外部信号と内部信号とを区別するために、外部信 号に対しては符号 "ext." を付す。

【0155】図42において、RASパッファは、外部 制御信号ext. / CSが "L" のときに活性化され、 外部クロック信号ext、CLKに同期して外部制御信 号ext. / RASを取込み内部制御信号/RASを発 生する。CASバッファ504は、外部制御信号ex t. /CSの"L"に応答して活性化され、外部クロッ ク信号ext. CLKの立上がりエッジで外部制御信号 ext. /CSを取込み内部制御信号/CASを発生す る。WEバッファ506は、外部制御信号ext./C Sの "L" に応答して活性化され、外部クロック信号 e xt. CLKの立上りエッジで信号ext. /WEを取 込み内部信号/WEを発生する。図43は、内部アドレ ス信号を発生するための回路構成を示す図である。図4 3において、クロックパッファ508は、外部クロック 信号ext.CLKをパッファ処理して内部クロック信 号CLKを生成する。状態デコーダ510は、内部制御 信号/RAS、/CSおよび/WEをこのクロックパッ ファ508からの内部クロック信号CLKの立上がりエ ッジで取込みその信号の状態を判別し、必要な内部制御 信号を生成する。状態デコーダ510は、信号/RA S、/CASおよび/WEがアドレス信号の取込みを指 定している場合には、アドレスパッファ512を活性化 する。アドレスパッファ512は、この状態デコーダ5 10からのデコード結果信号に従って外部クロック信号 ext. CLKの立上がりエッジで外部アドレスex

(34)

特開平6-318391

65

t. Aiを取込み内部アドレスAi (バンクアドレスB Aを含む)を生成する。

【0156】 [内部制御信号発生系] 図44は、第2型 式のSDRAMの内部制御信号発生系の構成を概略的に 示すプロック図である。図44においては、メモリアレ イは第1のパンク(パンク0)600aと第2のパンク (パンク1) 600bと2つのパンクを含む。このパン ク600aおよび600bは、図1に示す回路部分20 0を含む。図44においては、図面の煩雑化を避けるた めに、内部制御信号はバンク600aおよび600b共 10 プット動作を実現することができる。 通に発生するように示される。パンクアドレス信号BA に従って一方のバンクのみが活性化され、活性化された パンクに対してのみ制御信号が与えられる。パンク60 0 a および 6 0 0 b の内部構成は先の実施例のものと同 様である。

【0157】図44において、内部制御系は、外部制御 信号 e x t. / C S をバッファ処理して内部制御信号/ CSを発生するCSパッファ614と、外部から与えら れるクロックバッファイネーブル信号ext、/CKE に応答して制御信号CLKBEおよび/CKEを発生す るCKEバッファ612と、制御信号CLKBEおよび **/CKEに応答して活性化され、外部からのクロック信** 号ext. CLKをバッファ処理して内部クロック信号 CLK1およびCLK2を発生するクロックバッファ6 10を含む。CKEバッファ612は、外部制御信号e xt. / CKEが不活性状態のとき ("H"レベルのと き)、クロックパッファ 6 1 0 からのクロック信号CL K1およびCLK2の発生を停止させる。CKEバッフ ァ612はクロックパッファ610からの第1の内部ク ロック信号CLK1に同期して外部制御信号ext. / 30 CKEを取込み内部制御信号/CKEを発生する。制御 信号/CKEはクロックバッファ610へまた与えられ る。クロックバッファ610はこの内部制御信号/CK Eに応答して、外部クロック信号ext. CLKに同期 した第2の内部クロック信号CLK2を発生する。CK Eバッファ612はまた、特殊モードが設定されたと き、外部制御信号ext./CKEをクロック信号CL K1(すなわち外部クロック信号ext. CLK)と非 同期で取込み制御信号CLKBEを発生しかつクロック 信号CLK1およびCLK2の発生を禁止する。

【0158】すなわち、クロックパッファ610は、C KEパッファ612からの制御信号CLKBEおよび/ CKEを並列に受け、その活性化/不活性化が制御され る。制御信号CLKBEおよび/CKEの一方が活性状 態にあれば、クロックバッファ610は内部クロック信 号を発生する。特殊モードが指定されたときのみクロッ クバッファ610の内部クロック信号の発生が停止され る。ここで、クロックバッファ610から第1の内部ク ロック信号CLK1および第2のクロック信号CLK2

レッシュ時、およびスタンパイ動作時において不必要な パッファ回路の動作を禁止するためである。すなわち第 1の内部クロック信号CLK1は、外部制御信号ex

t. /RAS、ext. /CASおよびext. /WE などの制御信号を取込むために用いられる。第2の内部 クロック信号CLK2はデータの入出力を制御するため に利用される。この第2のクロック信号CLK2をデー

66

タの入出力制御系のみに与えることにより、前述のサス ペンデッドインプット動作およびサスペンデッドアウト

【0159】SDRAMはさらに、CSパッファ614 からの内部制御信号/CSに応答して活性化され、外部 制御信号ext. /RAS、ext. /CAS、ex t. /WEおよびext. DQMを取込み内部制御信号 を発生する第1の制御信号発生回路616と、第1の制 御信号発生回路616からの制御信号に応答して、選択 されたアレイを駆動する制御信号を発生する第2の制御 信号発生回路618と、第1の制御信号発生回路616 からのリフレッシュ指示に応答してリフレッシュ動作を 20 行なうリフレッシュ回路620を含む。第1の制御信号 発生回路616は、第1の内部クロック信号CLK1に 応答して外部制御信号ext./RAS、ext./C AS、およびext. /WEを取込みそのときの信号の 状態の組合せにより指定された動作モードを判別する。 この判別結果に従って、第1の制御信号発生回路616 は、書込制御信号φW、読出制御信号φO、行選択制御 ァ活性化信号RADEおよび列アドレスバッファ活性化 信号CADEを発生する。第1の制御信号発生回路61 6はまた外部制御信号ext. DQMを第1の内部クロ ック信号 CLK 1 の立上がりエッジで取込み、入出力バ ッファをイネーブル状態とする。

【0160】第2の制御信号発生回路618は、第1の 内部クロック信号CLK1およびバンクアドレス信号B Aを受け、第1の制御信号発生回路616からの制御信 号に従って、センスアンプ活性化信号

のSA、プリアン プ活性化信号φPA、書込用レジスタ活性化信号φW B、入力バッファ活性化信号 ΦDB、および出力バッフ ァイネーブル信号 oOEを発生する。第2の制御信号発 40 生回路618から発生される制御信号 φWB、 φDB お よび φOEは、第1の内部クロック信号CLK1により 決定される。すなわち、内部クロック信号CLK1の所 定のカウント数に従ってこれらの制御信号φWB、φD は、第1の制御信号発生回路616からのリフレッシュ 指示に従ってリフレッシュアドレスSRAを発生すると ともに、アドレスパッファから与えられる内部行アドレ スXaに代えてこのリフレッシュアドレスSRAをパン ク600aおよび600bへ与える(パンク600aお と2つのクロック信号が発生されているのはセルフリフ 50 よび600bが同時にリフレッシュされる場合)。リフ

(35)

特開平6-318391

67

レッシュ回路620は、このリフレッシュアドレスを発 生するためのアドレスカウンタ、およびリフレッシュア ドレスと通常の内部行アドレスとを切換るためのマルチ プレクサを含む。

【0161】リフレッシュ間隔を規定するタイマは第1 の制御信号発生回路616に含まれる。リフレッシュ回 路620からのリフレッシュアドレスSRAは、後に説 明するアドレスパッファ624へ与えられ、アドレスバ ッファ624の前段にこのリフレッシュアドレスSRA と通常の外部アドレスext. Aとを切換るマルチプレ クサが設けられてもよい。この場合、第1の制御信号発 生回路616が、リフレッシュ指示が与えられた場合に は、行アドレスパッファ活性化信号RADEおよび行選 択制御信号 oRを発生する。SDRAMはさらに、第1 の制御信号発生回路616からの行アドレスパッファ活 性化信号RADEおよび列アドレスパッファ活性化信号 CADEに応答して活性化され、外部アドレス信号ex t. Aをそれぞれ行アドレス信号および列アドレス信号 として取込み内部行アドレス信号Xaおよび内部列アド レス信号Yaおよびパンクアドレス信号BAを発生する アドレスバッファ624と、第2の内部クロック信号C LK2に応答して動作し、アドレスパッファ624から の所定のビットの内部列アドレス信号Ymを受けて図1 に示すリード用レジスタおよびライト用レジスタを制御 する信号すなわち、ラップアドレスWY、リードレジス タ駆動信号 φRrおよびライト用レジスタ駆動信号 φR Wを発生するレジスタ制御回路622を含む。このレジ スタ制御回路622を第2の内部クロック信号CLK2 に同期して動作させることにより、第2の内部クロック 信号CLK2の発生を停止させた場合に、先に説明した 30 サスペンディッドインプットおよびサスペンディッドア ウトプットの動作を実現することができる。制御信号φ RrまたはφRwが第2の内部クロック信号CLK2が 与えられない場合発生されないため、レジスタにおける シフト動作が行なわれないためである。

【0162】この図44に示すように、第1の制御信号 発生回路616への入力としてクロックパッファの活性 化/非活性化を制御する制御信号ext./CKEを設 け、この制御信号によりクロックバッファのバッファの 動作を制御する。クロックパッファ610からは外部ク ロック信号ext. CLKに同期した内部クロック信号 CLK1およびCLK2が生成される。外部制御信号e x t. / RAS等を取込む第1の制御信号発生回路61 6は、第1の内部クロック信号CLK1に同期して(す なわち外部クロック信号ext. CLKに同期して)外 部制御信号を取込む。CSパッファ614はこの第1の 内部クロック信号CLK1に立上がりエッジで外部制御 信号ext. / CSを取込む。第1の制御信号発生回路 616はこの内部制御信号/CSが活性状態のときのみ

68

生されない場合、第1の制御信号発生回路616および CSパッファ614における外部制御信号の取込みは行 なわれない。これにより、外部制御信号を取込むパッフ ア回路を常時動作させる必要がなくなり、消費電力を低 減することができる。また、クロック信号CLK1が発 生されている場合においても、内部制御信号/CSが不 活性状態にあれば、内部制御信号ext. /RASなど の取込みは行なわれないため、同様消費電力を低減する ことができる。

【0163】またアドレスバッファ624は、内部制御

信号RADEおよびCADEが発生されたときのみ外部

アドレス信号 ext. Aの取込みを行なう。したがって アドレスパッファ624もアドレス指定が行なわれたと きのみアドレスの取込みおよびラッチを行なうため、外 部クロック信号ext、CLKの各サイクルで動作する ことがなくなり、消費電力が低減される。またクロック バッファ610においては、CKEバッファ612から の制御信号CLKBEおよび/CKEに従って必要なと きのみ活性状態とされる。これにより、クロックパッフ ァ610はSDRAMがアクセスされないスタンパイ状 態時などにおいて外部クロック信号ext.CLKの取 込みを禁止できる。これにより必要時においてのみ内部 クロック信号CLK1およびCLK2が発生されるた め、外部クロック信号ext. CLKを常時取込む動作 を行なう必要がなくなり、同様消費電力が低減される。 【0164】 [データ読出回路系] 図46ないし図47 は図1および図45に示すSDRAMのデータ読出回路 系の構成を示す図である。図45に示すように、SDR AM700は、2つのバンク#Aおよび#Bと、バンク #Aおよび#Bに共通に設けられる出力パッファ702 を含む。図45においては、データ入出力端子DQ0~ DQ7が示され、8ビット単位でのデータの入出力を行 なう構成が一例として示される。出力バッファ702 は、読出制御信号OEMに応答して活性状態とされ、選 択されたパンクから伝達されるデータを受けて読出デー 夕を生成し、データ入出力端子DQO~DQ7へ伝達す る。図46は、バンク#Aのデータ読出部分の具体的構 成を示す図である。図46においては、1つのデータ入 出力端子DQに関連する部分の構成を示す。図46にお いて、パンク#Aは、8個のグローバルIO線対GIO 0A~GIO7Aそれぞれに対応して設けられ、プリア ンプイネーブル信号PAEAに応答して対応のグローバ ルIO線対上のデータを増幅しかつラッチするリードレ ジスタRGOA~RG7Aと、リードレジスタRGOA ~ R G 7 A それぞれに対応して設けられ、ラップアドレ スRWY0、/RWY0~RWY7、/RWY7に応答 して対応のリードレジスタの保持するデータを反転増幅 する3状態インパータパッファTBOA~TB7Aと、 インパータパッファTBOA~TB7Aから伝達される 外部制御信号を取込む。内部クロック信号CLK1が発 50 データをラッチするラッチ回路LA-Aと、インバータ (36)

特開平6-318391

69

パッファTBOA~TB7Aから伝達されたデータ(ラ ッチ回路 RA-Aにラッチされている) を反転増幅して 出力パッファへ伝達する3状態インパータパッファTB 8Aを含む。インパータパッファTB8Aはパンクアド レスBAに従って発生されるパンク指定信号BAAおよ びBABに応答して活性化される。

【0165】図47は、図45に示すパンク#Bのデー 夕読出系の構成を示す図である。パンク#Bはパンク# Aと同様の構成を備える。すなわち、パンク#Bは、プ リアンプイネーブル信号PAEBに応答して活性化さ れ、対応のグローパルIO線GIO0B~GIO7B上 のデータを増幅しラッチするリードレジスタRGOB~ RG7Bと、ラップアドレスに応答して活性化され、対 応のリードレジスタRG0B~RG7Bの出力を反転増 幅する3状態インパータパッファTBOB~TB7B と、インパータパッファTBOB~TB7Bの出力をラ ッチするラッチ回路LA-Bと、ラッチ回路LA-Bの ラッチデータを反転増幅する3状態インパータバッファ TB8Bを含む。インパータパッファTB8Bは、パン ク指定信号BAAおよびBABに応答して活性化され、 その反転増幅したデータを出力バッファへ伝達する。次 にこの図45ないし47に示すSDRAMのデータ読出 動作についてその動作波形図である図48を参照して説 明する。

【0166】図48においては、レイテンシが3、ラッ プ長が4の場合のデータ読出動作波形が示される。ここ で、レイテンシは列アクセスが行なわれてから有効デー タがデータ入出力端子DQ(図48においては符号Qで 示す)に現われるまでに必要とされるクロックサイクル 信号CLKの立上がりエッジにおいて"L"に設定する ことにより指定される。この列アクセスサイクルは図1 および図44に示すSDRAMの構成のいずれにおいて も同様である。このため信号/RASについては示さな い。信号/RASはそれぞれの動作方式に従って列アク セス指定の前に設定される。第1サイクル (クロック番 号1) において、信号/CASが"L"に立下げられ る。ライトイネーブル信号/WEは "H" にありデータ 読出が指定される。このとき同時に与えられるアドレス 信号YaおよびパンクアドレスBAに従ってバンク#A が指定される。すでに信号/RASにより行アクセスは 実行されている。この列アクセス指示 (列選択動作指 示) に従ってバンク#Aにおいて列選択動作が実行さ れ、選択されたメモリセルのデータがグローバルIO線 対GIO0~GIO7上に伝達される。

【0167】グローバルIO線対GIO0~GIO7上 のデータが確定すると、プリアンプイネーブル信号PA EAが "H" に立上がる。このプリアンプイネーブル信 号PAEAの発生タイミングもレイテンシに合わせて設 定され、第3サイクル(クロック番号3)のクロックの 50

立上がりに同期して発生される。これにより、リードレ ジスタRGOA~RG7Aに対応のグローバルIO線対 上のデータがラッチされる。次いでラップアドレス発生 回路からのラップアドレスRWYiが所定のシーケンス に従って第3クロックサイクルから順次ラップ長に対応 するクロックサイクル間発生される。この第3クロック サイクルにおいて同様にパンクアドレスBAに従って、 パンク指定信号BAAが"H"に立上がり、インパータ パッファTB8Aが作動状態となる。ラップアドレスに 10 より活性化状態とされたインバータバッファTBOA~ TB7Aからのデータが出力パッファ702へ伝達され る。出力パッファ702へは、信号OEM(図48には 示していない)が、パンク指定信号BAAと同様のタイ ミングで発生される。これにより有効データが第4クロ

ックサイクルから順次出力される。

70

【0168】第5クロックサイクルにおいて、信号/C ASが "L" に立下がり、そのときに与えられるアドレ ス信号AddおよびパンクアドレスBAに従ってすでに 行アクセスが行なわれているパンク#Bに対する列選択 20 動作が実行される。第7サイクルにおいてバンク#Bに 対するプリアンプイネーブル信号PAEBが"H"に立 上がり、バンク#BにおいてグローバルIO線対GIO 0B~GIO7BからリードレジスタRG0B~RG7 Bに対するデータ転送およびラッチが実行される。第7 クロックサイクルからラップアドレスが順次発生され、 選択されたパンク#Bのリードレジスタのデータが出力 バッファへ伝達される。これにより、パンク#Bから読 出されたデータ b 1~ b 4 が第8 クロックサイクルから 順次出力される。このようにパンク#Aおよびパンク# 数である。列アクセスの開始は信号/CASがクロック 30 Bを交互にアクセスすることにより両バンク#Aおよび # B から高速でデータを読出すことができる。このパン ク#Aおよび#Bへの連続アクセスは、図44に示すパ ルス方式のSDRAMであれば容易に実現することがで きる。また、バンク#Aおよびパンク#Bそれぞれに対 し別々の信号/RASが利用される構成が用いられても よい。

> 【0169】プリアンプイネーブル信号PAEA(また はPAEB) およびラップアドレスRWY i をそれぞれ クロック信号CLKに同期して発生させることにより、 メモリアレイからのデータ読出をパイプライン化するこ とができ、高速でデータの読出を行なうことができる。 [パンク指定信号発生系] 図49はパンク指定信号BA AおよびBABを発生する回路の構成を示す図である。 図49を参照して、バンク指定信号発生系は、クロック 信号CLKの立上がり時における信号/CASをラッチ するラッチ回路710と、クロック信号CLKの立上が りエッジでパンクアドレスBAを取込むラッチ回路71 1と、ラッチ回路710からの出力信号(列選択動作指 示) に応答して所定の幅を有するワンショットパルス φ rを発生するワンショットパルス発生回路712と、ワ

ンショットパルス発生回路712からのワンショットパ ルス o r に応答して、ラッチ回路 7 1 1 のラッチデータ をラッチするラッチ回路713を含む。ラッチ回路71 0および711は、そのラッチデータがクロック信号C LKの立上がりエッジに従って更新される。ラッチ回路 713は、ワンショットパルス発生回路712からのワ ンショットパルスφ r に従ってそのラッチデータが更新 される。

【0170】パンク指定信号発生系はさらに、レイテン シ情報を記憶するレイテンシ記憶回路714と、ラップ 10 長データを記憶するラップ長記憶回路716と、ワンシ ョットパルス発生回路712からのワンショットパルス φrに応答して活性化され、レイテンシ記憶回路714 およびラップ長記憶回路716に保持されるレイテンシ データおよびラップ長データに従ってカウント動作を行 なうカウンタ回路718と、カウンタ回路718からの 出力信号をラッチ回路713のラッチデータに従って選 択してバンク指定信号BAAまたはBABを発生するB A発生回路 7 1 5 を含む。カウンタ回路 7 1 8 はワンシ 記憶回路714に含まれるレイテンシデータが示すクロ ック数(レイテンシー1)をカウントし、その後活性状 態となる信号を発生する。カウンタ回路718はさらに この活性化信号を発生した後ラップ長記憶回路716に 保持されるラップ長データが示すクロックサイクル期間 その活性状態を維持する。このカウンタ回路718の具 体的構成については後に詳細に説明する。出力イネーブ ル信号〇EMはカウンタ回路718から発生される。こ の出力イネーブル信号OEMはこのカウンタ718回路 からBA発生回路715へ与えられる信号をトリガとし て発生される。次にこの図49に示すパンク指定信号発 生系の動作についてその動作波形図である図50を参照 して説明する。

【0171】第1クロックサイクル(図50において数 字1で示す)のクロック信号CLKの立上がりエッジで 信号/CASが"L"に立下がる。この状態は列アクセ ス指示であり、このサイクルからSDRAMにおいては 列選択動作が実行される。 ラッチ回路 7 1 0 はクロック 信号CLKの立上がりエッジで信号/CASをラッチす がりエッジでパンクアドレスBAをラッチする。ワンシ ョットパルス発生回路712は、このラッチ回路710 からの "L" の信号に応答してワンショットのパルス信 号 φ r を発生する。 ラッチ回路 7 1 3 はこのワンショッ トパルス信号もrに従ってパンクアドレスBAをラッチ する (ラッチ回路711から与えられる)。カウンタ回 路718はこのワンショットパルス信号φrに応答して クロック信号のカウント動作を開始する。そのカウント 値がレイテンシ記憶回路714に記憶されるレイテンシ 72

致したときカウンタ回路718は "H" に立上がる信号 を発生する。このときカウンタ718は、ワンショット パルス信号 orを1つのクロック信号としてカウント動 作するように構成されてもよい。またカウンタ回路71 8は、ワンショットパルス信号 6 r が与えられた後、レ イテンシ記憶回路714が記憶するレイテンシ数データ が示すクロックサイクル数よりも2少ないクロック信号 CLKの立上がりを検出するように構成されてもよい。 図50においては、レイテンシが3の状態が示され、か つパンク#Aが指定された場合が示される。

【0172】BA発生回路715はこのカウンタ回路7 18からの活性化信号に従ってパンク指定信号BAAを 発生する。カウンタ回路718はこのときまたこのパン ク指定信号BAAをトリガとして出カイネーブル信号O EMを発生する。このカウンタ回路718の出力信号の 活性化状態はラップ長記憶回路716が記憶するラップ 長が示すクロックサイクル間維持される。図50におい てはラップ長が4の場合が示されており、第3クロック サイクルから4クロックサイクル経過後の第7クロック ョットパルス信号 or に応答して起動され、レイテンシ 20 サイクルにバンク指定信号BAAおよび出力イネーブル 信号OEMが"L"に移行する状態が示される。

> [リードレジスタ] 図51は、図46および図47に示 すリードレジスタの具体的構成を示す図である。図51 においては、リードレジスタRGOA~RG7Aおよび RG0B~RG7Bを参照符号RGで示す。これらのリ ードレジスタは同一の構成を備えている。

【0173】図51を参照して、リードレジスタRG は、プリアンプイネーブル信号PAE(PAEAまたは PAEB) に応答してグローパルIO線GIOiおよび /GIOi上の信号電位を増幅するプリアンプPRA と、プリアンプPRAにより増幅されたデータをラッチ するラッチ回路LRGを含む。プリアンプPRAは、プ リアンプイネーブル信号PAE(PAEAまたはPAE B) をゲートに受ける相補接続されたpチャネルMOS トランジスタ750およびnチャネルMOSトランジス タ754と、トランジスタ754と接地電位との間に設 けられ、そのゲートがグローバルIO線/GIOiに接 続されるnチャネルMOSトランジスタ756と、プリ アンプイネーブル信号PAEをそのゲートに受ける相補 る。ラッチ回路711はこのクロック信号CLKの立上 40 接続されたpチャネルMOSトランジスタ752および nチャネルMOSトランジスタ755と、トランジスタ 755と接地電位との間に設けられ、そのゲートがグロ ーパルIO線GIOiに接続されるnチャネルMOSト ランジスタ757とを含む。

【0174】プリアンプPRAはさらに、トランジスタ 750と並列に設けられるpチャネルMOSトランジス タ751と、トランジスタ752と並列に設けられるp チャネルMOSトランジスタ753を含む。トランジス タ751および753はそのゲートとドレインが交差結 情報が示すクロックサイクル数(レイテンシー 1)に一 50 合される。ラッチ回路LRGは、2つの2入力NAND (38)

特開平6-318391

73

回路760および762を含む。NAND回路760は その一方入力がノードN30 (プリアンプPRAの一方 出力ノード) に結合され、その他方入力がNAND回路 762の出力に結合される。NAND回路762はその 一方入力がノードN32(プリアンプPRAの他方出力 ノード) に結合され、その他方入力がNAND回路76 0の出力ノードN34に接続される。NAND回路76 0の出力ノードN34からリードレジスタRGの格納デ ータが出力される。次にこの図51に示すリードレジス する。

【0175】列選択指示が与えられると(信号/CAS が"L"に立下がると)、選択バンクにおいては、選択 されたメモリセルのデータがグローバルIO線GIOI および/GIOi上に伝達され、グローパルIO線対G IOiおよび/GIOi上の信号が読出データに対応し た電位に変化する。図52においては、グローバルIO 線GIOi上にデータ"1" (電位"H"に対応) が読 出され、グローバルIO線/GIOi上にデータ"0" (電位"L"に対応)が読出された状態が示される。次 20 いで、グローバルIO線GIOiおよび/GIOi上の 電位が確定すると、プリアンプイネーブル信号PAEが 発生される(クロック信号CLKをトリガとして)。

【0176】信号PAEが"L"の間、プリアンプPR . Aにおいては、pチャネルMOSトランジスタ751お よび752がオン状態にあり、nチャネルMOSトラン ジスタ754および755がオフ状態にある。このため ノードN30およびN32は "H" の電位にプリチャー ジされている。この状態においてはラッチ回路LRGの ラッチデータは変化せず、前のアクセスサイクルで読出 30 された信号を保持している。プリアンプイネーブル信号 PAEが "H" に立上がると、トランジスタ750およ び752がオフ状態、トランジスタ754および755 がオン状態となる。トランジスタ756および757の ゲートへは、既に安定状態となったグローバルIO線/ GIOiおよびGIOiの信号電位が伝達される。今、 グローバルIO線GIOi上の信号電位が"1"であ る。したがってトランジスタ757の導電率がトランジ スタ756の導電率よりも高くなり、ノードN30がト ランジスタ755および757によりノードN32より もより高速で放電される。ノードN30の電位が低下す ると、トランジスタ751がオン状態へと移行していき ノードN32を充電する。ノードN32の電位が上昇す ると、トランジスタ753がオフ状態へ移行する。これ によりノードN30およびN32の電位が高速でグロー パルI〇線GIOiおよび/GIOiに対応した電位と なる。すなわち、ノードN30の電位が "L"、ノード N32の電位が "H" となる。応じて、NAND回路7 60の出力が"H"となり、ノードN34に選択された メモリセルから読出されたデータがラッチされる。

74

【0177】グローバルIO線GIOiの信号電位が "L"およびグローバルIO線/GIO1上の信号電位 が "H" の場合には、ノードN30の電位が "H"、ノ ードN32の電位が "L" となり、NAND回路760 がその両入力が"H"となるため、ノードN34には "L"の信号電位がラッチされる。

[プリアンプイネーブル信号発生系] 図53は、プリア ンプイネーブル信号PAEを発生するための回路構成を 示す図である。図53において、PAE信号発生系は、 夕の動作をその動作波形図である図52を参照して説明 10 クロック信号CLKの立上がりエッジで信号/CASを ラッチするラッチ回路710と、ラッチ回路710の出 カ信号に応答してワンショットのパルスを発生するワン ショットパルス発生回路712と、ワンショットパルス 発生回路 7 1 2 からのワンショットパルスに応答してク ロック信号CLKをレイテンシ記憶回路714の記憶情 報に従ってカウントし、所定カウント値に到達したとき にプリアンプイネーブル信号PAEを発生するカウンタ 回路720を含む。次にこの図53に示すプリアンプイ ネーブル信号発生系の動作をその動作波形図である図5 4を参照して説明する。

> 【0178】クロック信号CLKの立上がりエッジで信 号/CASが"L"に設定されると列選択動作(列アク セス)が開始する。このとき、ラッチ回路710の出力 が"L"に立下がり、ワンショットパルス発生回路71 2はワンショットのパルスを発生する。このワンショッ トパルス発生回路712からのワンショットパルスによ り列選択動作が開始されたことが示される。カウンタ回 路720は、このワンショットパルス発生回路712か らのワンショットパルスに従ってクロック信号CLKを カウントする。このカウント値がレイテンシ記憶回路7 14が記憶するレイテンシよりも1少ない値に到達した とき、そのときのクロック信号CLKをトリガとして、 カウンタ回路720はワンショットのパルス信号を発生 する。このカウンタ回路720からのワンショットのパ ルス信号がプリアンプイネーブル信号PAEとなる。

【0179】このカウンタ回路720から出力されるプ リアンプイネーブル信号PAEが、図49に示すBA発 生回路715と同様の構成により、選択されたバンクに 対して設けられたリードレジスタに対してのみ発生され 40 る。カウンタ回路720はパンク#Aおよび#Bそれぞ れに設けられており、バンクアドレスBAに従って選択 されたバンクに対応するカウンタ回路のみが活性化され る構成が利用されてもよい。ここで図54においてはレ イテンシーaが3の場合が一例として示されている。し たがって列選択動作が始まってから2つ目のクロック信 号(クロック番号3)をトリガとしてプリアンプイネー ブル信号PAEが発生される。図55は図53に示すカ ウンタ回路720の具体的構成の一例を示す図である。 図55において、カウンタ回路720は、ワンショット 50 パルス発生回路から与えられるワンショットパルスφr

(39)

10

特開平6-318391

75

に応答して起動され、クロック信号CLKの立下がりを カウントする立下がりカウンタ770と、立下がりカウ ンタ770からのカウントアップ信号に応答して所定の パルス幅を有するパルス信号PA1を発生するパルス発 生回路 7 7 2 と、レイテンシ記憶回路からのレイテンシ データが1を示しているときに活性化され、ワンショッ トパルスφrに応答して所定のパルス幅を有するパルス 信号PAE0を発生するパルス発生回路774と、パル ス発生回路 7 7 2 および 7 7 4 からのパルス信号 PAE 1およびPAE 0の論理和をとるOR回路 776を含

【0180】 OR回路776からプリアンプイネーブル 信号PAEが発生される。立下がりカウンタ770はレ イテンシ記憶回路の記憶するレイテンシ1aが2以上の 場合にカウント動作を実行する。パルス発生回路774 はレイテンシ記憶回路の記憶するレイテンシ1 aが1の 場合に活性化される。次にこの図55に示すカウンタ回 路720の動作をその動作波形図である図56を参照し て説明する。クロック信号CLKの立上がりエッジにお ける信号/CASが"L"のとき、所定のパルス幅を有 20 するワンショットパルス信号ørが発生される。レイテ ンシが2以上の場合には、立下がりカウンタ770が活 性化される。立下がりカウンタ770はこのワンショッ トパルス信号 ør の立上がりに応答して活性化され、ク ロック信号CLKの立下がりをカウントする。レイテン シが3の場合、パルス発生回路772は、このクロック 信号CLKの2つ目の立下がりに応答してカウンタ77 0から発生されるカウントアップ信号により、所定時間: 経過後に所定のパルス幅を有するパルス信号PA1を発 生する。一方、パルス発生回路 7 7 4 はレイテンシが 1 30 の場合に活性化され、このワンショットパルス信号 ør の立上がりに応答して所定時間経過後に所定のパルス幅 を有するパルス信号PAE0を発生する。OR回路77 6はこのパルス信号PAE1およびPAE0のいずれか に従ってプリアンプイネーブル信号PAEを発生する。 このパルス信号PAE0およびPAE1が要するパルス 幅は、クロック信号CLKのパルス幅と同じとされても よい。

【0181】図57は、図53に示すカウンタ回路の他 720は、クロック信号CLKを分周する分周回路78 0と、分周回路780からのクロック信号CLKVを力 ウントするカウンタ782と、カウンタ782からのカ ウントアップ信号φυに従って所定のパルス幅を有する パルス信号PAEを発生するパルス発生回路784を含 む。カウンタ782は、ワンショットパルス信号φェに 応答して活性化され、クロック信号CLKVをカウント し、そのカウント値がレイテンシデータが指定するカウ ント値に到達したときにカウントアップ信号を発生す

76

その動作波形図である図58を参照して説明する。図5 8において、分周回路780がクロック信号CLKを1 /2分周し、その周波数を2倍にしている場合が一例と して示される。この場合、カウンタ回路782は、レイ テンシデータ1αに対し、ワンショットのパルス信号φ rが与えられてからクロック信号CLKVの立下がりを 2 (1 a-1) 回カウントする。カウント値が2 (1 a -1) に到達するとカウントアップ信号 ø u を発生す る。パルス発生回路784はこのカウントアップ信号の uに応答してワンショットのパルス信号を発生する。図 58においてはパルス信号PAEのパルス幅はクロック 信号CLKのパルス幅と等しいように示される。カウン 夕回路782には、レイテンシ1aが1に設定されてい る場合には、分周クロック信号CLKVの最初の立下が りに応答してカウントアップ信号を発生する。したがっ て、この場合、パルス発生回路784からはクロック信 号CLKの列アクセスサイクルの最初のクロック信号C LKの立上がりに応答してプリアンプイネーブル信号P AEが発生されると言える。

【0182】ラップアドレスRWYiについては、列選 択動作が開始されてからレイテンシ I a-1回目のクロ ック信号CLKの立上がりに応答してラップアドレスが 設定され、次いでラップ長が示すクロックサイクルの間 順次クロック信号に応答してラップアドレスを発生す る。これは、図24(C)に示すラップアドレス発生回 路のデコーダの出力の設定タイミング(図28における リセット信号) をレイテンシデータ 1 a に従って発生 し、次いでレイテンシデータlaの指定するクロックサ イクルからラップ長データが規定するクロックサイクル の間順次クロック信号CLKがこのラップアドレス発生 回路へ与えられる。

[ラップアドレス発生系] 図59はラップアドレス発生 系の構成の一例を示す図である。図59において、ラッ プアドレス発生系は、クロック信号CLKの立上がりエ ッジで信号/CASをラッチするラッチ回路790と、 ラッチ回路790からの列選択動作開始指示に応答し て、3ピットのアドレスAO、A1およびA2をデコー ドし、かつそのデコード結果をラッチするラップアドレ スデコーダ791と、ラッチ回路790からの列選択動 の構成を示す図である。図57において、カウンタ回路 40 作指示に応答して活性化され、レイテンシデータ1aに 従ってクロック信号CLKをカウントするレイテンシカ ウンタ794と、レイテンシカウンタ794からのカウ ントアップ信号の1sに従ってラップアドレスデコーダ 791のラッチするデコーダをラップアドレス発生回路 793へ転送する転送回路792と、レイテンシカウン タ794からのカウントアップ信号に応答して起動さ れ、ラップ長データwrに従ってクロック信号CLKの 立下がりをカウントするラップ長カウンタ795と、ラ ップ長カウンタ795の出力も1wに従ってクロック信 る。次にこの図57に示すカウンタ回路720の動作を 50 号CLKを選択的に通過させてラップアドレス発生回路 (40)

特開平6-318391

77

793へ与えるゲート回路796を含む。

【0183】ラップアドレスデコーダ791は、図24 (C) に示す構成に対応する。ラップアドレス発生回路 793は、ゲート回路796からのクロック信号CLK aに従って、転送回路792を介して与えられたラップ アドレスを順次シフトする(図28参照)。この転送回 路792は、図28に示すリセット信号を受けるトラン ジスタ236に対応する。ゲート回路796はたとえば AND回路で構成され、ラップ長カウンタ795の出力 **Φ1wが"H"のときのみクロック信号CLKを通過さ 10** せる。次にこの図59に示すラップアドレス発生系の動 作をその動作波形図である図60を参照して説明する。 クロック信号CLKの立上がりエッジで信号/CASが "L"に設定され、列選択動作が指示される。この状態 はラッチ回路790によりラッチされ、ラップアドレス デコーダ791およびレイテンシカウンタ794が活性 状態となる。ラップアドレスデコーダ791はこのラッ チ回路790からの列選択動作指示に従って与えられた 3ビットのアドレスAO、A1およびA2をデコード し、そのデコード結果をラッチする。これにより8個の 20 異なる構成が利用されてもよい。図61に示すように、 ラップアドレスRWY0~RWY7のうち1つを活性状 態とするデコード信号が生成される。レイテンシカウン タ794はラッチ回路790から列選択動作指示に従っ て起動され、クロック信号CLKをカウントし、レイテ ンシ1 aより1小さい数のクロック信号(第3クロック サイクル)の立上がりエッジでカウントアップ信号 φ1 s を生成する。

【0184】シイテンシカウンタ794は、ラッチ回路 790からの列選択動作指示に従ってクロック信号CL Kの立下がりをカウントするように構成されてもよい。 図60においては、レイテンシ1aは3に設定されてい るため、レイテンシカウンタ794からは、レイテンシ laより1小さいクロック数すなわちクロック番号3の クロック信号の立上がり時において "H" となる信号が 生成される(第1クロック信号はカウントせず)。これ により転送回路792が導通状態となり、ラップアドレ スデコーダ791によりデコードされかつラッチされて いた情報がラップアドレス発生回路793へ伝達され る。ラップアドレス発生回路793は図28にその構成 の一例を示すようにシフトレジスタ構成を備えている。 この8ビットのシフトレジスタそれぞれにおいて、ラッ プアドレスが設定され8ビットのラップアドレスRWY 0~RWY7のうちの1ピットのラップアドレスが選択 状態 ("H") となる。

【0185】ラップ長カウンタ795はこのレイテンシ カウンタ794からのカウントアップ信号 61sに同期 して活性化され、次のクロック信号CLKの立下がりエ ッジからラップ長データwrが指定するクロックサイク ル数をカウントする。このラップ長データwrが指定す るクロックサイクルが経過するまでラップ長カウンタ7 50 78

95は信号φ1wを"H"に設定する。これにより第4 クロックサイクルからクロック信号CLKがラップアド レス発生回路793へ与えられる。ラップアドレス発生 回路793はこのゲート回路796を介して与えられる クロック信号CLKaに従ってそのラップアドレスRW Y1を変更する。ラップ長カウンタ795の出力φ1w は、ラップ長データw1が指定するクロックの立下がり をラップ長カウンタ795がカウントした後 "L"に立 下がる(クロック信号CLKの立下がりに応答して)。 これによりゲート796が遮断状態となり、ラップアド レス発生回路793におけるラップアドレスRWYiの 変更は禁止される。

【0186】このようにラップアドレス発生回路793 がクロック信号CLKに従って順次その保持データをシ フトする構成において初期ラップアドレスを転送するタ イミングをクロック信号に従って設定し、順次そのラッ プアドレスをクロック信号CLKに従って変更すること により、正確なデータの読出が行なわれる。ここで、ラ ップアドレス発生回路793はシフトレジスタの構成と このラップアドレスデコーダおよびラップアドレス発生 回路は、WCBR条件下でのアドレスピットA6に従っ てラップアドレスの発生順序が設定され、次いで列選択 動作指示が与えられたときその3ビットのアドレスA 0、A1およびA2に従って順次設定された順序でラッ プアドレスを発生する構成が利用されてもよい。この構 成の場合には、順次発生されるラップアドレスの発生タ イミングおよび変更タイミングがクロック信号に応答し て決定される。この構成は通常のシーケンス設定回路を 30 用いて実現することができる。

【0187】 [出力パッファ] 図62は出力パッファの 具体的構成の一例を示す図である。図62を参照して、 出力バッファ702は、インバータバッファTB8から 伝達されるデータQoutと出カイネーブル信号OEM を受ける2入力NAND回路801と、読出データQo u t および出力イネーブル信号OEMを受ける2入力ゲ ート回路802と、NAND回路801の出力に応答し て導通し、データ入出力端子DQを電源電位Vccレベ ルに充電するpチャネルMOSトランジスタ803と、 40 ゲート回路802の出力に応答して導通し、データ入出 力端子DQを接地電位レベルに放電するnチャネルMO Sトランジスタ804を含む。ゲート回路802は、そ の偽入力に出力イネーブル信号OEMを受け、その真入 力に読出データQoutを受ける。次に動作について簡 単に説明する。

【0188】出力イネーブル信号〇EMが"L"の場 合、NANDゲート801の出力は"H"、ゲート回路 802の出力は "L" である。これによりトランジスタ 803および804がともにオフ状態となり、出力バッ ファ702は出力インピーダンス状態となる。出力イネ (41)

特開平6-318391

79

ープル信号OEMが"H"に立上がると、NAND回路 801がインパータとして機能し、ゲート回路802も 同様インバータとして機能する。たとえば、データQo u tが"1" (電位"H"に対応) のとき、ゲート80 1 および802の出力はともに"0"(電位"L"に対 応)となり、トランジスタ803がオン状態、トランジ スタ804がオフ状態となる。これによりデータ入出力 端子DQにデータ"1"が読出される。

【0189】「データ読出系の第2の実施例】図63 を示す図である。図63において、SDRAMは2つの バンク#Aおよび#Bを含む。パンク#Aは、プリアン プイネーブル信号PAEAおよび転送指示信号TLRA に従って、対応のグローバルIO線対GIOOA~GI O7A上のデータの増幅およびラッチを行なうリードレ ジスタRGOA~RG7Aと、ラップアドレスRWYi A、/RWYiA (i=0~7) に従って、対応のリー ドレジスタのデータを転送する3状態インパータバッフ ァTB0A~TB7Aと、選択された(活性化された) インパータバッファTBOA~TB7Aの出力をラッチ 20 するラッチ回路LA-Aと、ラッチ回路LA-Aのラッ チデータをバンク指定信号BAAおよびBABに従って 反転増幅する3状態インパータバッファTB8Aを含

【0190】パンク#Bはまたパンク#Aと同様、プリ アンプイネーブル信号PAEBおよび転送指示信号TL RBに従って対応のグローバル I O線対G I O 0 B~G IO7B上のデータの増幅およびラッチを行なうリード レジスタRG0B~RG7Bと、ラップアドレスRWY 0B、/RWY0B~RWY7B、/RWY7Bに従っ て対応のリードレジスタのラッチデータを反転増幅する 3状態インパータパッファTB0B~TB7Bと、これ らの3状態インバータバッファのうち活性化された3状 態インバータバッファの出力をラッチするラッチ回路し A-Bと、ラッチ回路LA-Bのラッチしたデータを反 転増幅する3状態インバータバッファTB8Bを含む。 この図63に示すパンク#Aおよびパンク#Bの構成で は、リードレジスタRGOA~RG7AおよびRGOB ~RG7Bがプリアンプイネーブル信号PAEAおよび PAEBに加えてさらに転送指示信号TLRAおよびT LRBに従ってデータのラッチ転送が制御されている点 が先に示したリードレジスタの構成と異なる。

【0191】図63において、このSDRAMはさら に、パンク#Aおよびパンク#Bからの出力(3状態パ ッファTB8AおよびTB8B)の出力をラッチするラ ッチ回路820と、ラッチ回路820の出力を出力イネ ーブル信号OEMに従ってデータ入出力端子DQへ伝達 する出力バッファ702を含む。出力バッファ702の 構成は、図62に示すものと同様である。 ラッチ回路8

化される3状態インパータパッファ821と、3状態イ

ンパータバッファ821の出力をラッチするラッチ回路 822を含む。 [リードレジスタ] 図64は図63に示すリードレジス

80

夕の具体的構成を示す図である。図64に示すリードレ ジスタRGは、図51に示すリードレジスタと同様プリ アンプイネーブル信号PAEに応答して活性化され、対 応のグローバルIO線GIOiおよび/GIOi上のデ ータを増幅するプリアンプPRAと、プリアンプPRA は、この発明のSDRAMのデータ読出系の他の構成例 10 により増幅されたデータをラッチするラッチ回路LRG と、転送指示信号TLRおよび/TLRに応答してラッ チ回路LRGのラッチデータを転送するリードレジスタ 転送ゲートRGTRと、転送ゲートRGTRの出力信号 をラッチするラッチ回路SLRGを含む。

> 【0192】ラッチ回路SLRGは、転送ゲートRGT Rの出力を反転するインパータ824と、転送指示信号 TRおよび/TRに応答して活性化され、インバータ8 24の出力を反転してインパータ824の入力へ伝達す る3状態インパータバッファ826を含む。転送ゲート RGTRは3状態インパータバッファで構成される。転 送ゲートRGTRと、3状態インバータバッファ826 とは、相補的に出力ハイインピーダンス状態および動作 状態となる。この図63および図64に示すSDRAM のデータ読出の特徴は、レイテンシ(列選択動作が始ま ってから有効データが出力端子DQに現われるまでに必 要とされるクロックサイクル数) の1 クロックサイクル 前において先にデータを先読ラッチ回路820の前段に まで読出す。すなわち、内部動作において、すべて1ク ロック、先の実施例の場合よりも先にデータの転送を行 なう。これによりデータ読出の髙速化を図る。次に図6 3および図64に示すSDRAMのデータ読出動作をそ の動作波形図である図65を参照して説明する。図65 においてはレイテンシが3、かつラップ長が4の場合の データ説出動作が一例として示される。

【0193】第1クロックサイクルにおいて、クロック 信号CLKの立上がりエッジで信号/CASが"L"に 設定され、列選択動作開始が指示される(列アクセスが 指定される)。このときに与えられたアドレスYaを列 アドレスとし、列選択動作が実行される。またこのとき パンクアドレスAが設定され、パンク#Aが選択され る。行選択動作は先に与えられている信号/RASとそ のときに与えられているパンクアドレスとに従って実行 されている。このパンクアドレスAはしたがって、デー 夕読出系の回路すなわち信号CASに関連する回路のバ ンク指定を行なう機能を備える。第2クロックサイクル において、クロック信号CLKの立上がり時にプリアン プイネーブル信号PAEAを "H" に設定する。 すなわ ち、プリアンプイネーブル信号PAEAは(レイテンシ -2) クロックサイクル時において活性状態とする。有 20は、制御信号DOTおよび/DOTに応答して活性 50 効データがデータ入出力端子DQに現われるよりも2ク

ロックサイクル前においてリードレジスタRGにおける データの増幅およびラッチ(ラッチ回路LRGによる) を実行する。

【0194】この第2クロックサイクルにおいて、クロ ック信号CLKの立上がりをトリガとして、転送指示信 号TLRAを"H"に立上げる。これにより、図64に 示す転送ゲートRGTRが出力ハイインピーダンス状態 から活性状態となり、ラッチ回路LRGにラッチされて いたデータ(現アクセスサイクルにより読出されたメモ リセルデータ) を次段のラッチ回路 SLRGへ転送す る。この転送ゲートRGTRにより転送されたデータは 信号TLRが "L" に立上がるとラッチ回路SLRGに よりラッチされる (3状態インパータパッファ826が 活性状態となる)。この第2クロックサイクルにおいて また、クロック信号CLKの立上がりをトリガとして、 ラップアドレス発生回路からラップアドレスが発生され る。これにより3状態インパータバッファTBOA~T B7Aのうち1つが活性状態となり、ラッチ回路SLR Gにラッチされたデータが出力部に設けられた3状態イ よりラッチされる。このラップアドレスRWYiAの発 生と並行して、第2クロックサイクルのクロック信号C LKの立上がりをトリガとして、パンク指定信号BAA が"H"となる。これによりラップ回路LA-Aにラッ チされたデータが3状態インバータバッファTB8Aを 介して出力部の先兢ラッチ回路820前段にまで伝達さ れる。

【0195】続いて第3クロックサイクル(有効データ が出力されるクロックサイクルよりも1クロックサイク ル前) において、クロック信号CLKの立上がりをトリ 30 ガとして、制御信号DOTが所定期間 "H" となる。こ れにより、先読ラッチ回路820が既に伝達されていた データを取込みラッチする。この制御信号DOTの発生 と同期して、出力イネーブル信号OEMが"H"に立上 がる。これにより出力バッファ702が活性状態とな り、先説ラッチ回路820から伝達されたデータをデー タ入出力端子DQへ伝達する。この第3クロックサイク ルにおいて、クロック信号CLKの立上がりをトリガと して、ラップアドレスが変更される。第4クロックサイ クルにおいて、出力パッファ702の出力データが有効 40 データと確定する。

【0196】以降各クロックサイクルごとにラップアド レスRWYiAが変化し、制御信号DOTが発生され、 出力バッファ702から4バイトのデータが順次出力さ れる。第5クロックサイクルにおいて、パンク#Bの列 選択が指定される。この場合においても同様、第6クロ ックサイクルにおいてプリアンプイネーブル信号PAE Bが"H"に設定され、バンク#Bにおいて選択メモリ セルのデータの増幅およびラッチが実行される(バンク **#Bにおいても既に信号/RASにより行選択が実行さ 50 から順次確定データが出力される。** 

82

れている)。すなわち、パンク#Aとパンク#Bを並行 にパイプライン態様で活性化することができる。このバ ンク#Bにおいて、プリアンプイネーブル信号PAEB が発生されたとき、第6クロックサイクルにおいて転送 信号TLRBが発生され、現アクセスサイクルにおいて 読出されたメモリセルデータがラッチ回路SLRGにラ ッチされる。続いてラップアドレスRWYiBが順次発 生され、このラップアドレスに従ってデータが先読ラッ チ回路820の入力部まで伝達される。以降次のクロッ 10 クサイクルから制御信号DOTおよびOEMに従って順 次データが読出される。

【0197】制御信号DOTは有効データが出力されて からラップ長(図65に示す構成においては4)が示す 数のクロック信号をカウントしたときに "L"となる。 レイテンシが1の場合には先読はできない。レイテンシ が1に設定された場合には、列アクセス (列選択動作開 始)が指定されたクロックサイクルのクロック信号をト リガとしてラップアドレスRWYiを変化させる。出力 制御信号DOTについてもレイテンシが1の場合には列 ンバータバッファTB8A前段のラッチ回路LA-Aに 20 アクセス開始のクロックサイクルで"H"に設定され る。すなわち、この図63および64に示す構成におい ては、先に示したデータ読出動作時よりも1クロックサ イクル先にデータの転送および出力バッファ前段までへ のデータの読出が実行されている。図66は、この図6 3および図64に示すデータ読出系におけるデータの流 れを示す図である。図66において、第1クロックサイ クルにおいては、ラッチLRG(リードレジスタの初段 のラッチ) は、前アクセスサイクルのデータをラッチし : ている。残りのラッチについても同様である。出力バッ ファは出力ハイインピーダンス状態にある。第1クロッ クサイクルにおいて、信号PAEが発生され、この信号 PAEに応答してラッチLRGのラッチデータが現アク セスサイクルのメモリセルデータQAに変化する。この 時点ではラッチSLRGの保持データはまだ前アクセス サイクルのデータである。

> 【0198】第2クロックサイクルにおいて信号TLR が発生され、ラッチSLRGのデータがラッチLRGに ラッチされていたデータに変更される。次いでラップア ドレスRWYiが発生され、このラッチSLRGにラッ チされたデータのうち選択された3状態パッファが活性 状態となり、出力部に設けられたラッチLA-Aが現ア クセスサイクルの最初のデータに変化する。この時点に おいてパンク指定信号BAが確定状態となっており、先 競ラッチ回路820の入力部にまでこの最初のデータが 伝達される。第3クロックサイクルにおいて制御信号D OTが発生され、先読ラッチ回路820のラッチデータ が現サイクルデータQAiとなる。続いて、信号DOT および〇EMに従って出力パッファ702の出力データ が変化する。レイテンシ経過後の第4クロックサイクル

【0199】リードレジスタにおいて転送信号TLRに よりデータ転送を行なうのは、同一バンクが連続してア クセスされる場合に、前のアクセスサイクルのデータが すべて読出される前に、現アクセスサイクルのメモリセ ルの読出データによりリードレジスタの内容が破壊され るのを防止するためである。次に具体的な回路構成につ いて順次説明する。

[ラップアドレス発生系] 図67は、ラップアドレス発 生系の機能的構成を示す図である。図67において、ラ Eとクロック信号CLKに応答してワンショットのパル ス信号orwを発生するパルス発生回路850と、パル ス発生回路850からのワンショットパルス信号 φrw に応答して次のクロック信号CLKの立下がりをカウン トするラップ長カウンタ852と、ラップ長カウンタ8 52の出力に応答して選択的にクロック信号CLKを通 過させるゲート回路856と、ワンショットパルス信号 φrwに応答して最初のラップアドレスを発生し、次い でゲート回路856から与えられるクロック信号CLK aに応答して順次ラップアドレスを変更するラップアド 20 レス発生回路854を含む。

【0200】パルス発生回路850は、レイテンシデー タ 1 a が 2 以上のレイテンシを示している場合には、プ リアンプイネーブル信号PAEが発生されているときの クロック信号CLKの立上がりに応答してワンショット のパルス信号orwを発生する。レイテンシデータla がレイテンシ1を示している場合、パルス発生回路85 0は、プリアンプイネーブル信号PAEに応答してワン ショットパルス信号orwを発生する。ラップアドレス およびラップアドレス発生回路791および793を含 む。列選択指示に応答してデコード動作を行ない、その デコード結果をワンショットパルス信号に応答して転送 して最初のラップアドレスを発生する。

【0201】ラップ長カウンタ852は、このワンショ ットパルス信号orwに応答してクロック信号CLKの 立下がりをラップ長データが示す期間(wr+2)カウ ントする。ラップ長カウンタ852はこれに代えて、ワ ンショットパルス信号 orwが発生されてから次のクロ 構成が利用されてもよい。ラップ長カウンタ852はそ の所定のカウント値のカウントを完了するまではゲート 回路856を導通状態とする。ゲート回路856は導通 状態となったときにクロック信号CLKを伝達する。こ れにより、ラップアドレス発生回路854からはクロッ ク信号CLKaに従って順次ラップアドレスが変更され る。図68にこの図67に示すラップアドレス発生回路 の動作波形を示す。図68においては、レイテンシ3お よびラップ長4の場合の動作が示される。第2クロック

84

発生され、パルス発生回路850がクロック信号CLK の立上がりに応答してワンショットのパルス信号 φ r w を発生する。このワンショットのパルス信号 orwに従 ってラップアドレス発生回路854が最初のラップアド レスを発生する。ラップ長カウンタ852はこのワンシ ョットパルス信号orwに応答して活性化される。ゲー ト回路856はラップ長カウンタ852のカウント動作 期間中クロック信号CLKを通過させる。

【0202】ラップアドレス発生回路854はゲート回 ップアドレス発生系は、プリアンプイネーブル信号PA 10 路856からのクロック信号CLKaに従ってそのラッ プアドレスを順次変更する。これによりレイテンシが3 の場合、第2クロックサイクルにおいてラップアドレス を発生することができる。ラップ長カウンタ852はそ のカウント動作完了後ラップアドレス発生回路854の 出力を "L"に設定する。ラップアドレス発生回路85 4を必要なときにのみ動作させることにより消費電流の 低減を図る。ラップアドレス発生回路854の出力状態 が維持される構成が利用されてもよい。図67に示す構 成に代えて、ラップアドレス発生回路854は、ワンシ ョットのパルス信号φrwでなく、クロック信号CLK aに従って最初のラップアドレスから順次ラップアドレ スを発生する構成が利用されてもよい。この場合、ワン ショットパルス信号はラップアドレス発生回路854へ は与えられない。ラップ長カウンタ852がワンショッ トパルス信号もrwに従ってクロック信号CLKを通過 させる。ラップアドレス発生回路854はクロック信号 CLKaに従って最初のラップアドレスから順次発生す る。この場合図68に示す波形図において、第2クロッ クサイクルにおいてクロック信号CLKaが発生され、 発生回路854は図59に示すラップアドレスデコーダ 30 この第2クロックサイクルにおけるクロック信号CLK aに従ってラップアドレスが発生される。

【0203】この図68に示す動作波形図においては、 ラップアドレスRWYiはクロック信号CLKの立上が りエッジをトリガとして変化している。クロック信号C LKの立下がりエッジをトリガとしてラップアドレスが 変更される構成が利用されてもよい。図69はレイテン シが1の場合のラップアドレスの発生態様を示す図であ る。図69において、レイテンシが1の場合には、列ア クセス(列選択動作)が始まるとき、このクロック信号 ック信号CLKの立上がりをラップ長+1カウントする 40 CLKの立上がりに応答してプリアンプイネーブル信号 PAEが発生される。このプリアンプイネーブル信号P AEに応答してワンショットパルス信号 orwが発生さ れる。このワンショットパルス信号φrwに従って最初 のラップアドレスRWYiが発生される。このとき転送 制御信号TLRおよび出力制御信号DOTはレイテンシ 1の場合には "H" に固定される。したがって、プリア ンプイネーブル信号PAEに従って読出されたデータは ラップアドレスRWY i が発生すると出力パッファ70 2にまで伝達される。出力パッファ702においては、 サイクルにおいて、プリアンプイネーブル信号PAEが 50 出力イネーブル信号OEMに従って第2クロックサイク

特開平6-318391

85

ルから順次クロック信号に従って有効データが出力される。

【0204】なお図69に示す動作波形図において、レイテンシが1の場合、ワンショットパルス信号 prwに応答して、ラップアドレスRWYiはクロック信号CLKの立下がりエッジで変化するように構成されてもよい。

[データ読出制御系] 図70は、データ読出に関連する 制御信号発生系の構成を示す図である。図70におい て、データ読出制御信号発生系は、信号/WEおよび/ CASをクロック信号CLKの立下がりエッジでラッチ し、データ読出動作が指定されたか否かを検出するリー ド検出回路860と、信号/WE、/CASおよび/R ASのクロック信号CLKの立上がりエッジでの状態を 検出し、WCBRモードが指定されたか否かを検出する WCBR検出回路862と、クロック信号CLKの立上 がりエッジでアドレスピットAO、A1、A2、A4、 A5をラッチするアドレスラッチ864と、WCBR検 出回路862からのWCBR検出に応答して、アドレス ラッチ864にラッチされたアドレスピットA5および 20 A4に従ってレイテンシデータを生成しラッチするレイ テンシデコードラッチ868と、WCBR検出回路86 2からのWCBR検出に応答して、アドレスラッチ86 4からのアドレスピットA1~A2をデコードしてラッ プ長データを保持するラップ長デコードラッチ870 と、クロック信号CLKと信号/CASとに従ってパン クアドレスBAをラッチするラッチ回路866と、各種 制御信号PAE、TLR、BA、OEMおよびDOTを 発生する出力制御回路880を含む。

【0205】出力制御回路880は、ラッチ回路866 30 にラッチされたバンクアドレスが指定するバンクに対し てのみ必要な制御信号を発生する。図70においては、 このバンク#Aおよびバンク#Bに対し出力制御回路8 80から共通に制御信号が発生されるように示される。 また図70に示す制御信号発生系は、図1に示すSDR AMおよび図44に示すSDRAMいずれにおいても適 用可能である。各印加信号がバッファ処理された内部信 号であると考えればよい。図71は図70に示すリード 検出回路の構成の一例を示す図である。図71におい て、リード検出回路860は、信号/CASを偽入力に 40 受け、信号/WEを真入力に受けるゲート回路901 と、クロック信号CLKの立上がりエッジでゲート回路 901の出力をラッチするD型フリップフロップ902 と、D型フリップフロップ902の出力Qとクロック信 号CLKとを受けるAND回路903を含む。ゲート回 路901は、信号/CASが"L"にありかつ信号/W Eが"H"のときのみ"H"の信号を出力する。次に、 このリード検出回路860の動作についてその動作波形 図である図72を参照して説明する。

【0~2~0~6】読出時においては、クロック信号 $CLKombol{SO}$  Rに応答して3ピットのアドレスA0  $\sim$  A~2をデコード

86

立上がりエッジで信号/CASが"L"、信号/WEが "H"に設定される。これによりD型フリップフロップ 902の出力Qが"H"に立上がる。AND回路903 はその両入力の信号がともに "H" のときに "H" の信 号を出力する。これにより信号orは読出モードが指定 されたときクロック信号CLKとほぼ同じ幅を有するワ ンショットのパルス信号となる。図73は、WCBR検 出回路の構成の一例を示す図である。図73において、 WCBR検出回路862は、信号/RAS、/CASお よび/WEを受けるNOR回路904と、クロック信号 CLKの立上がりエッジでNOR回路904の出力をラ ッチするD型フリップフロップ905と、D型フリップ フロップ905の出力Qとクロック信号CLKとを受け るAND回路906を含む。NOR回路904は、その 3入力がすべて"L"となったときにのみ"H"の信号 を出力する。次にこの図73に示すWCBR検出回路の 動作をその動作波形図である図74を参照して説明す る。

【0207】クロック信号CLKの立上がりエッジで信 号/RAS、/CASおよび/WEが "L" に設定され る。これにより、WCBRモードが指定される。D型フ リップフロップ905の出力がこのクロック信号CLK の立上がりエッジで"H"に立上がり、応じてAND回 路906から出力される信号 oWCBRも "H" に立上 がる。その後クロック信号CLKが"L"に立下がる と、信号 φ W C B R も "L"に立下がる。次のクロック サイクルにおいてはクロック信号CLKの立上がりエッ ジにおいては、NOR回路904の出力は"L"であ り、信号 のWCBRは"L"を維持する。この構成によ り、WCBRモードが指定されたときにのみ信号のWC BRが発生される。図75は図70に示すレイテンシデ コードラッチの構成を示す図である。図75において、 レイテンシデコードラッチ868は、WCBR検出信号 ビットA4およびA5をデコードするデコーダ907 と、WCBR検出信号のWCBRを所定時間遅延させる 遅延回路909と、遅延回路909の出力に応答して、 デコーダ907の出力をラッチするラッチ回路908と を含む。図75においては、レイテンシが1、2、3お よび4の4種類準備されている状態が示される。デコー **ダ907はこの2ピットのアドレスA4およびA5をデ** コードし、4種類のレイテンシのうち1つを活性状態と する。ラッチ908は遅延回路909の出力に応答して デコーダ907の出力をラッチする。これによりラッチ 908の出力LAT1E~LAT4Eのうちの1つが活 性状態とされ、レイテンシデータlaが設定される。

【0208】図76は、図70に示すラップ長デコードラッチの構成を示す図である。図76において、ラップ 長デコードラッチ870は、WCBR検出信号のWCB Rに広答して3ピットのアドレスA0~A2をデコード

するデコーダ910と、WCBR検出信号のWCBRを 所定時間遅延する遅延回路912と、遅延回路912の 出力に応答して、デコーダ910の出力をラッチするラ ッチ回路911を含む。デコーダ910は与えられたア ドレスをデコードし、8種類のラップ長のうちの1つを 選択する。ラッチ回路911はこのデコーダ910の出 力をラッチする。これによりラッチ回路911の出力L EN1E, LEN2E, LEN4E, ... LENAE 05 ちの1つが選択状態とされる。これによりラップ長デー タwrが設定される。

【0209】なお図76において、ラップ長デコードラ ッチ870に含まれるデコーダ910がWCBR検出信 号のWCBRに応答してデコード動作を行なうように示 されている。このデコーダ910は、列選択動作開始指 示 (列アクセス開始指示) に従ってラップアドレスを発 生するためのデコーダと兼用されてもよい。また、図7 5および76の遅延回路909および912は確実にデ コーダ907および910の出力をラッチするために設 けられる。

[PAE信号発生系] 図77は、プリアンプイネーブル 20 信号発生系の構成を示す図である。図77において、プ リアンプイネーブル信号発生系は、リード検出信号

のR に応答して、所定のレイテンシに対応するクロック数を カウントするレイテンシカウンタ914と、レイテンシ カウンタ914からのカウントアップ信号のuに従っ て、所定のパルス幅を有するプリアンプイネーブル信号 PAEを発生するPAE発生回路916を含む。プリア ンプPAE発生回路916は、レイテンシカウンタ91 4からのカウントアップ信号 ouを所定時間遅延する遅 延回路913と、遅延回路913の出力に応答して、所 30 定のパルス幅を有するワンショットのパルスを発生する ワンショットパルス発生回路915を含む。次に図77 に示す回路の動作をその動作波形図である図78を参照 して説明する。

【0210】レイテンシカウンタ914は、リード検出 信号

の

R

に

広答して

クロック

信号

C

L

K

を

カウントす る。レイテンシカウンタ914は、レイテンシデータ1 a (レイテンシ設定信号LAT1E~LAT4E) に従 ってカウント動作を実行しそのカウント値がレイテンシ データ 1 a に対応する値に等しくなるとカウントアップ 40 信号のuを発生する。PAE発生回路916において は、遅延回路913がカウントアップ信号φαを所定時 間遅延させる。ワンショットパルス発生回路915はこ の遅延出力に応答して所定のパルス幅(たとえばクロッ ク信号CLKとほぼ同じパルス幅)を有するパルス信号 を発生する。レイテンシが1または2の場合には、PA E発生回路916からは、最初のクロック信号CLKの 立上がり(信号

の立上がり)をトリガとしてプリア ンプイネーブル信号PAEが発生される。レイテンシが 3以上の場合には、そのレイテンシよりも2クロックサ 50 れ与えられる。クロック信号Kが "L" の場合には、入

イクル前(1a-2)のクロック信号の立下がりをトリ ガとしてプリアンプイネーブル信号PAEが発生され る。このプリアンプイネーブル信号PAEが発生された 後にラップアドレスRWYiが発生される。遅延回路9 13およびワンショットパルス発生回路915は、それ ぞれ設定されたレイテンシデータに従って遅延時間およ

びパルス幅が調整されるように構成されてもよい。

88

【0211】図79は、図77に示すレイテンシカウン タ914の具体的構成の一例を示す図である。図79に 10 おいて、レイテンシカウンタ914は、4段の直列に接 続されたフリップフロップFF1~FF4と、フリップ フロップFF1の出力Q1を受ける3状態パッファ92 1と、フリップフロップFF2の出力Q2を受ける3状 態パッファ922と、フリップフロップFF4の出力Q 4を受ける3状態パッファ923を含む。初段のフリッ 相補リード検出信号/oRが与えられる。フリップフロ ップFF1およびFF3はクロック信号CLKに応答し てその入力へ与えられた信号を取込むとともに出力す る。フリップフロップFF2およびFF4は相補クロッ ク信号/CLKの立上がりに応答してその入力に与えら れた信号を取込みラッチする。

【0212】3状態パッファ921は、AND回路92 0の出力が "L" のときに作動状態となる。AND回路 920は各々レイテンシ1および2を示すレイテンシ設 定信号/LAT1Eおよび/LAT2Eを受ける。3状 態パッファ922はその制御入力にレイテンシ3を示す レイテンシ設定信号/LAT3Eを受ける。3状態バッ ファ923は、その制御入力にレイテンシ4を示すレイ テンシ設定信号/LAT4Eを受ける。レイテンシが1 または2の場合には、3状態バッファ921が作動状態 となり、レイテンシ3の場合には3状態パッファ922 が作動状態となり、レイテンシ4の場合には、3状態バ ッファ923が作動状態となる。図80は図79に示す フリップフロップの具体的構成例を示す図である。図8 Oを参照して、フリップフロップFF(FF1~FF4 を代表する)は、入力INとクロック信号K(CLKま たは/CLK) を受ける2入力NAND回路926と、 相補入力/INとクロック信号Kを受ける2入力NAN D回路925と、NAND回路926の出力を一方入力 に受けるNAND回路928と、NAND回路925の 出力をその一方入力に受ける2入力NAND回路927 を含む。NAND回路927および928はその出力と 他方入力とが交差結合される。NAND回路928の出 力が出力Qに接続され、NAND回路927の出力が出 カ/Qに接続される。

【0213】図80に示すフリップフロップの構成にお いては、クロック信号Kが"H"のときに入力INおよ び/INに与えられた信号が出力Qおよび/Qへそれぞ

カINおよび/INの状態にかかわらず出力は変化しな い。すなわち、この図80に示すフリップフロップはク ロック信号Kの立上がりに応答してスルー状態となって その入力INおよび/INを取込みクロック信号Kの立 下がりに応答してラッチ状態となる。次に図79および 図80に示すレイテンシカウンタの動作をその動作波形 図である図81を参照して説明する。第1サイクルのク ロック信号CLKの立上がりに応答してリード検出信号 φ R が発生される。この信号φ R の "H"への立上がり に応答して、フリップフロップFF1の出力Qが"H" に立上がる(初期状態では出力Q1~Q4はすべて "L" にリセットされている)。このフリップフロップ FF1の出力Q1は次のクロック信号CLKの立下がり でフリップフロップFF2に取込まれる。フリップフロ ップFF2の出力Q2は第2サイクルのクロック信号C LKの立上がりに応答してフリップフロップFF3によ り取込まれる。このフリップフロップFF3の出力Q3 がフリップフロップFF4においてその第2サイクルの クロック信号CLKの立下がりに応答して取込まれる。

【0214】すなわち図81に示すように、フリップフ 20 ロップFF1~FF4の出力Q1~Q4は、クロック信 号CLKの2倍のパルス幅を備え、クロック信号CLK の1/2周期位相がずれた信号となる。レイテンシが1 または2の場合にはフリップフロップFF1の出力Q1 に応答してプリアンプイネーブル信号PAEが発生され る。レイテンシが3の場合には、フリップフロップFF 2の出力Q2に応答してプリアンプイネーブル信号PA Eが発生される。レイテンシが4の場合には、フリップ フロップFF4の出力Q4に応答してプリアンプイネー ブル信号PAEが発生される。

[TLR信号発生系] 図82は転送制御信号TLRを発 生するための回路構成を示す図である。図82におい て、TLR発生回路は、クロック信号CLKに従ってプ リアンプイネーブル信号PAEおよび/PAEを取込む フリップフロップ930と、フリップフロップ930の 出力Qを受ける3状態バッファ932と、プリアンプイ ネーブル信号PAEを受ける3状態パッファ934と、 3 状態パッファ932または934の出力を所定時間遅 延させる遅延回路936と、3状態パッファ932また は934の出力と遅延回路936の出力とレイテンシ設 40 定信号/LAT1Eを受けるゲート回路938と、ゲー ト回路938の出力とレイテンシ設定信号LAT1Eを 受けるOR回路940を含む。

【0215】フリップフロップ930は先に図80にお いて示したものと同様の構成を備える。クロック信号C LKの立上がりエッジで入力に与えられた信号PAEお よび/PAEを取込み、クロック信号CLKの立下がり でラッチする。3状態パッファ932は、レイテンシ設 定信号LAT2Eが"L"のときに動作状態となる。3

Eが"L"のときに活性状態となる。レイテンシが2に 設定された場合には設定信号LAT2Eが"H"とな る。それ以外の場合には、レイテンシ設定信号LAT2 Eは "L" となる。ゲート回路938は遅延回路936 の出力が"L"にあり、かつバッファ932または93 4の出力が"H"にありかつ信号/LAT1Eが"H"

90

のときにのみ "H" の信号を出力する。レイテンシが1 の場合には、信号/LAT1Eは"L"となり、それ以 外は信号/LAT1Eは "H" となる。

【0216】OR回路940は、信号op(ゲート回路 938の出力)と設定信号LAT1Eを受ける。レイテ ンシが1の場合には信号LAT1Eは "H" である。こ の場合には転送制御信号TLRが"H"に固定される。 レイテンシが2以上の場合には、転送制御信号TLRは ゲート回路938の出力のpに従って変化する。ゲート 回路938の出力φpは、信号/LAT1Eが "L" の ときには固定的に"L"となる。ゲート回路938はレ イテンシが2以上の場合にのみ作動状態とされる。ゲー ト回路938は、作動状態においては、パッファ932 または934の出力の立上がりエッジから遅延回路93 6 が与える遅延時間 "H" となるワンショットのパルス 信号を発生する。次にこの図82に示すTLR発生回路 の動作をその動作波形図である図83を参照して説明す

【0217】レイテンシが1または2の場合、第1クロ ックサイクルCLKの立上がりをトリガとしてプリアン プイネーブル信号PAEが発生される。レイテンシが1 の場合には、信号LAT1Eが"H"とされ、転送信号 TLRは "H" に固定される。レイテンシが2の場合に は、バッファ934が作動状態とされ、プリアンプイネ ーブル信号PAEの立上がりに応答して所定のパルス幅 を有するパルス信号 φ p がゲート回路 9 3 8 から発生さ れる。レイテンシが3以上の場合には、バッファ932 の出力に従ってワンショットパルス信号φpが発生され る。このとき、フリップフロップ930はクロック信号 CLKの立上がりエッジで信号PAEおよび/PAEを 取込んでいる。フリップフロップ930の出力Qはクロ ック信号CLKの立上がりに同期して"H"に立上が る。したがって、レイテンシが3以上の場合には、ゲー ト回路938からのパルス信号 pは、クロック信号C LKの立上がりをトリガとして所定の期間"H"とな る。図83においては、レイテンシが3の場合のプリア ンプイネーブル信号PAEの発生態様が一例として示さ

【0218】このレイテンシ3の場合には、第2クロッ クサイクル(クロック番号2)のクロック信号CLKの 立上がりをトリガとしてワンショットパルス信号のpが 発生される。それによりプリアンプイネーブル信号PA Eが発生され、グローバルIO線対上のデータが増幅さ 状態パッファ934は、レイテンシ設定信号/LAT2 50 れリードレジスタの初段のラッチにデータがラッチされ (47)

特開平6-318391

91

た後に次段のラッチ(SLRG)に確定データが転送さ れる。このようにプリアンプイネーブル信号PAEが活 性化されてから転送制御信号TLRを発生し、リードレ ジスタ内部でラッチ間のデータ転送を行なう構成によ り、同一バンクに連続的にアクセスしてデータを読出す 場合にリードレジスタに保持されているデータの破壊が

[OEM/DOT信号発生系] 図84は、データ出力制 御信号OEMおよび/DOTを発生するための回路構成 を示す図である。図84を参照して、データ出力制御信 号発生系は、リード検出信号 oRに応答して、設定され たレイテンシデータに従ってクロック信号CLKをカウ ントするレイテンシカウンタ1000と、レイテンシカ ウンタ1000からのカウントアップ信号に応答して起 動され、設定されたラップ長に従ってクロック信号CL Kをカウントするラップ長カウンタ1002と、レイテ ンシ設定信号/LAT1Eに応答して活性化され、プリ アンプイネーブル信号PAEを通過させる3状態インパ ータパッファ1004と、レイテンシカウンタ1000 004からの信号に従ってセットされかつラップ長カウ ンタ1002からのカウントアップ信号に従ってリセッ トされるOEM発生回路1006を含む。

【0219】レイテンシカウンタ1000は、設定され たレイテンシに等しい数のクロック数をカウントする (レイテンシが2以上の場合)。ラップ長カウンタ10 02は、設定されたラップ長に等しいクロック数をカウ ントしたときにカウントアップ信号を発生する。OEM 発生回路1006から出力イネーブル信号OEMが発生 される。さらに、出力イネーブル信号OEMとクロック 30 信号CLKと信号/LAT1Eとに応答して出力制御信 号/DOTが発生するゲート回路1008が設けられ る。ゲート回路1008は、3入力NAND回路を含 み、出力イネーブル信号OEM、レイテンシ設定信号/ LAT1Eおよびクロック信号CLKがともに"H"の ときに、信号/DOTを "L" に設定する。 図85は、 図84に示すレイテンシカウンタ1000の具体的構成 を示す図である。図85において、レイテンシカウンタ 1000は、リード検出信号 中Rに応答してクロック信 号CLKをカウントするシフトカウンタ1009と、レ 40 イテンシ設定信号/LAT1E~/LAT4Eに従っ て、シフトカウンタ1009の出力を選択的に通過させ る3状態インパータパッファ1010、1012、10 14および1016と、ラップ長カウンタの起動および OEM発生回路をリセットするための3状態インパータ バッファ1018、1020、1022および1024 を含む。

【0220】シフトカウンタ1009は、8段の直列に 接続されたフリップフロップFF11~FF18を含 む。このフリップフロップFF11~FF18は図80 50

92 に示すフリップフロップと同様の構成を備え、与えられ ているクロック信号CLKまたは/CLKの立上がりエ ッジでその入力を取込む。3状態インパータバッファ1 010は、レイテンシ設定信号/LAT1Eに従って活 性化され、フリップフロップFF11の出力Q1を反転 して信号線1026上に伝達する。3状態インパータバ ッファ1012は、レイテンシ設定信号/LAT2Eに 応答して活性状態とされ、フリップフロップFF12の 出力Q2を反転して信号線1026上に伝達する。イン 10 パータパッファ 1 0 1 4 は、レイテンシ設定信号/LA T3Eに応答して活性化され、フリップフロップFF1 4の出力Q4を反転して信号線1026上に伝達する。 インバータバッファ1016は、レイテンシ設定信号/ LAT4Eに応答して活性化され、フリップフロップF F16の出力Q6を反転して信号線1026上に伝達す る。このインパータパッファ1010ないし1016か ら信号線1026上に伝達される信号はラップ長カウン タ1002をリセットするために用いられる。

【0221】インバータパッファ1018は、レイテン からのカウントアップ信号またはインバータバッファ1 20 シ設定信号/LAT1Eに応答して活性状態とされ、フ リップフロップFF12の出力Q2を信号線1028上 に伝達する。インパータバッファ1020は、信号/L AT2Eに応答して活性状態とされ、フリップフロップ FF13の出力Q3を反転して信号線1030および1 028上に伝達する。インバータバッファ1022は、 信号/LAT3Eに応答して活性状態とされ、フリップ フロップFF15の出力Q5を反転して信号線1030 および1028上に伝達する。インバータバッファ10 24は、信号/LAT4Eに応答して活性化され、フリ ップフロップFF17の出力Q7を反転して信号線10 28上に伝達する。信号線1030上の信号はOEM発 生回路をリセットするために用いられる。信号線102 8上の信号はラップ長カウンタ1002を駆動するため に用いられる。次に、図85に示すレイテンシカウンタ 1000の動作をその動作波形図である図86を参照し て説明する。

> 【0222】インバータバッファ1010~1024 は、予め設定されたレイテンシデータに従って選択的に 活性状態とされる。たとえばレイテンシが1の場合に は、インバータバッファ1010および1018が作動 状態とされる。リード検出信号
>
> のRが与えられる以前に おいては、信号線1030および1028ならびに10 26の電位は"L"にある。第1サイクルのクロック信 号CLKの立上がりに応答して、リード検出信号
>
> のRが 発生される。これに応答して、フリップフロップFF1 1の出力Q1が"H"に立上がる。以降、フリップフロ ップFF12~FF18はその与えられたクロック信号 の立上がりエッジでその入力に与えられた信号を取込 む。したがって、フリップフロップFF11~FF18 の出力には、クロック信号CLKの1/2サイクル位相

(48)

特開平6-318391

93

がずれた信号が出力される。

【0223】設定されたレイテンシに従って、このフリ ップフロップFF11~FF17の出力のいずれかが選 択される。したがって、信号線1030上の信号は、ク ロック信号CLKの立上がりエッジ(インバータ102 0~1024はクロック信号CLKに従って与えられた 信号を取込むフリップフロップに接続されている)に従 って変化する。一方、信号線1026上の信号は、レイ テンシ1の場合を除いてクロック信号CLKの反転信号 /CLKの立上がりに応答して変化する。レイテンシが 10 1の場合には、信号線1026上の信号はクロック信号 CLKの立上がりに応答して変化する。すなわち、信号 線1028上の信号電位は信号線1026上の信号電位 よりも半サイクル遅れて変化する。なお、図86におい て、信号線1026、1028および1030上には、 クロック信号CLKの2倍のパルス幅を有する1つのパ ルス信号のみが出現する。信号線1030上の信号は、 レイテンシが指定するクロックサイクルよりも1クロッ クサイクル前に活性状態となる。OEM発生回路は、し たがってこの信号線1030上の信号に従ってセットさ れ、信号〇EMを発生する(レイテンシが1の場合を除 く)。レイテンシが1の場合、図84に示すように、プ リアンプイネーブル信号PAEの反転信号が3状態イン パータバッファ1004から与えられ、この3状態イン バータバッファ1004の出力に従ってOEM発生回路 1006がセット状態とされる。レイテンシが1の場合 には、先読することができないためである。レイテンシ が1の場合には、ゲート回路1008により、その出力 /DOTは不活性状態の "H" に設定される。

【0224】図87は、図84に示すラップ長カウンタ1002の具体的構成の一例を示す図である。図87を参照して、ラップ長カウンタ1002は、信号線1028上の信号に応答して活性化され、クロック信号CLKおよび/CLKに応答してカウント動作を実行するシフトカウンタ1040と、ラップ長データ/LEN8Eに従って、このシフトカウンタの出力を選択して信号線1050上にOEM発生回路リセット信号RSTを発生する選択回路1042を含む。シフトカウンタ1040は、16段の直列に接続されたフリップフロップFF21~FF36を含む。フリップフロップFF21~FF36を含む。フリップフロップFF21~FF36を含む。フリップフロップFF21~FF36に交互にクロック信号/CLKおよびCLKが与えられる。

【0225】選択回路1042は、駆動状態とされてからラップ長データに従ってクロック数をカウントし、ラップ長データが指定するクロックサイクル数に等しい期間が経過したときにリセット信号を発生するようにこのシフトカウンタ1040の出力を選択する。選択回路1042は、ラップ長データ/LEN1Eに応答してフリ

94

ップフロップFF22の出力を反転して信号線1050 上に伝達する3状態インバータバッファ1043と、図示しないフリップフロップFF24の出力を反転増幅する3状態インバータバッファ1044と、図示しないフリップフロップFF28の出力をラップ長データ/LEN4Eに応答して活性化されて反転増幅して信号線1050へ伝達する3状態インバータバッファ1045と、フリップフロップFF36の出力を選択する3状態インバータバッファ1046を含む。インバータバッファ1046に、ラップ長データ/LEN8Eに応答して活性化され、フリップフロップFF36の出力を反転増幅して信号線1050上に伝達する。

【0226】この3状態インバータバッファ1043~ 1046が選択するフリップフロップFFは、クロック 信号CLKに従ってその出力状態が変化する。レイテン シカウンタがカウントアップ信号を発生した後ラップ長 データが指定するクロックサイクル数 (ラップ長+1) が経過した後にOEM発生回路がリセット状態とされ る。ラップ長カウンタ1002はさらに、信号線102 8上の信号を反転するインバータ1052と、インバー タ1052の出力と信号線1026上の信号を受ける2 入力NOR回路1055と、信号線1026上の信号を 反転するインパータ1054と、信号線1028上の信 号とインバータ1054の出力を受ける2入力NAND 回路 1 0 5 6 と、NOR回路 1 0 5 5 の出力とNAND 回路1056の出力を受けるゲート回路1057を含 む。ゲート回路1057は、NOR回路1055の出力 が "H" であるか、NAND回路1056の出力が "L"のときに、リセット信号RESETを発生する。 30 このリセット信号RESETに応答して、シフトカウン タ1040はその出力状態がすべて"L"にリセットさ れる。このリセットの構成は、図80に示すフリップフ ロップにおいて、出力Qに対し、リセット信号RESE Tに応答して出力Qを接地電位に結合するトランジスタ が1つ設けられればよい。次に、図87に示すラップ長 カウンタの動作をその動作波形図である図88を参照し

【0227】図88においては、レイテンシが2以上の場合の動作波形を示す。クロック信号CLKの立下がり エッジで信号線1026の電位が"L"に立下がると、次いでクロック信号CLKの次の立上がりで信号線1028の信号電位が"L"に立下がる。これに応答して、インバータ1052の出力が"H"に立上がる。一方、NOR回路1055は、インバータ1052の出力と信号線1026の信号とを受けている。したがって、クロック番号1のクロック信号CLKの立下がりエッジからクロック番号1のクロック信号CLKの立上がりエッジまでNOR回路1055の出力が"H"となる。同様にNAND回路1056の出力も"L"となる。ゲート回 50 路1057の出力がこのNOR回路1055およびゲー

て説明する。

ト回路1056の出力に従って"H"となり、リセット 信号RESETが発生され、シフトカウンタ1040の 出力のリセットが実行される。このリセットの後、クロ ック信号CLKの立下がりエッジでインパータ1052 の出力がフリップフロップFF21により取込まれ、出 カQ21が "H" となる。

【0228】次のクロック信号CLKの立下がりに応答 して、フリップフロップFF22の出力Q22が"H" に立上がる。以降、1つ置きのフリップフロップから1 クロックサイクルずつ遅れた信号が出力される。フリッ 10 プフロップFF22の出力Q22はラップ長データwr がラップ長1の場合を示す。バッファ1044の入力は ラップ長が2の場合を示す。したがって、レイテンシカ ウンタがカウントアップを示してから、ラップ長データ に等しいクロックサイクル経過後にこの選択回路104 2からリセット信号RSTが発生され、OEM発生回路 の出力のリセットが実行される。図89はレイテンシが 1の場合のラップ長カウンタの動作を示す図である。図 89において、レイテンシが1の場合、第1クロックサ イクルのクロック信号CLKの立上がりに応答してリー 20 ド検出信号

のRが発生されると、応じて信号線1026 の電位が "L" に立下がる。続いてクロック信号の立下 がりに応答して信号線1028の電位が"L"に立下が

【0229】この第1クロックサイクルにおいて、リー ド検出信号のRに従って、NOR回路1055およびN AND回路1056の出力がそれぞれ"H"および "L":となる。これによりゲート回路1057の出力が **"H"となり、シフトカウンタ1040のリセットが実** 行される。第1クロックサイクルのクロック信号CLK 30 の立下がりエッジでフリップフロップFF21はその入 カINおよび/INに与えられた信号を取込む。このと き、インバータ1052の出力はまだ"H"となってい ないため、フリップフロップFF21の出力Q21は "L"の状態を維持する。第2クロックサイクルにおい て、クロック信号CLKが"L"に立下がると、フリッ プフロップFF21がこのインパータ1052の出力を 取込み、"H"の信号を出力する。フリップフロップF F22は、このフリップフロップFF21の出力Q21 を次のクロック信号CLKの立上がりエッジで取込み、 第3クロックサイクルのクロック信号CLKの立上がり エッジで "H"となる信号を生成する。以降、クロック 信号CLKの立上がりエッジにおいて、順次必要なラッ プ長が示すクロックサイクルが経過した後に出力をディ スエーブル状態とする信号が発生される。

【0230】上述のようにして、レイテンシ経過後ラッ プ長サイクルが経過した後にOEM発生回路をリセット する信号が発生される。図90は、図84に示すOEM 発生回路の構成の一例を示す図である。図90におい

96

た2つの2入力NAND回路1060および1062を 含む。NAND回路1060の他方入力は3状態インバ ータパッファ1004の出力および信号線1030に結 合される。NAND回路1062の他方入力は信号線1 050に結合される。NAND回路1062の出力にイ ンバータ回路1064が設けられる。インバータ回路1 064から出力イネーブル信号OEMが発生される。次 にこの図90に示すOEM発生回路の動作をその動作波 形図である図91を参照して説明する。

【0231】第2クロックサイクルのクロック信号CL Kの立上がりに応答して信号線1030の電位が"L" に立上がる(レイテンシカウント完了)。ただしレイテ ンシが2以上の場合である。これに応答して、OEM発 生回路1006においては、NAND回路1060の出 力が "H" に変化する。信号線1050上の信号電位は "H" であるため、NAND回路1062の出力が "L"となり、インバータ回路1064から発生される 出力イネーブル信号OEMが"H"に立上がる。この出 カイネーブル信号OEMに応答して、ゲート回路100 8からは、クロック信号CLKに同期する出力制御信号 **/DOTが発生される。 所定のラップ長サイクルが完了** すると、信号線1050上の信号電位が "L" に立上が る(第nサイクルのクロック信号CLKの立上がりに応 答して)。これにより、NAND回路1062の出力が "H"となる。インバータ回路1064を介して出力イ ネーブル信号OEMが"L"に立下がり、出力ディスエ ーブル状態とされる。

【0232】レイテンシ1の場合は、図91において、 破線で示す信号波形が現われる。この場合においては、 インバータバッファ1004によりプリアンプイネーブ ル信号PAEに従って出カイネーブル信号OEMが発生 される。出力イネーブル信号OEMの立下がりタイミン グはレイテンシ2以上の場合と同様である。このとき、 ゲート回路1008は、レイテンシが1であるため信号 **/LAT1Eが"L"であり、出力制御信号/DOTを** "H"に固定的に維持する。レイテンシが1の場合に は、先読するための出力制御信号DOTおよび/DOT は必要ないためである。

[BA信号発生系] 図92はBA信号発生系の構成を示 40 す図である。図92において、BA信号発生系は、リー するとともにそのカウント値が所定値に達したときにカ ウントアップ信号を発生するカウンタ回路1100と、 カウンタ回路1100の出力に応答して制御信号を発生 するBA発生回路1106と、BA発生回路1106か らの信号をセット信号SETとして受け、所定のラップ 長をカウントするラップ長カウンタ1104と、列アク セス時に与えられたパンクアドレスをラッチするBAラ ッチ1108と、BAラッチ1108の出力に従って、 て、〇EM発生回路は、出力と一方入力が交差結合され 50 BA発生回路1106の出力をパンク指定信号BAAま (50)

特開平6-318391

97

たはパンク指定信号BABとして発生する選択回路11 10を含む。ラップ長カウンタ1104は先に図87に おいて示したものと同様の構成を備える。レイテンシ記 憶回路1102は、先に図75に示したものと同様の構 成を備える。

【0233】カウンタ回路1100は、信号 o R に応答 してクロック信号を順次シフトさせることによりクロッ ク信号CLKをカウントするレイテンシシフトカウンタ 1112と、レイテンシシフトカウンタ1112の出力 をレイテンシ記憶回路1102の記憶するレイテンシ情 10 報に従って選択する出力選択回路1114を含む。レイ テンシシフトカウンタ1112は図85に示すシフトカ ウンタと同様の構成を備える。出力選択回路1114は 同様図85に示す3状態インパータパッファを備え、設 定されたレイテンシよりも2クロックサイクル前にカウ ントアップ信号を発生するようにレイテンシシフトカウ ンタ1112の出力を選択する。指定されたレイテンシ が1の場合には、リード検出信号 の Rが出力選択回路1 114により選択されてBA発生回路1106へ与えら れる。BA発生回路1106は、図90に示すOEM発 20 生回路と同様の構成を備え、出力選択回路1114の出 力をセット信号として受けて活性状態の制御信号を発生 する。ラップ長カウンタ1104はこのBA発生回路か らの信号をセット信号として受けて所定のラップ長をカ ウントする。所定のラップ長が指定するカウント値に到 達したときにBA発生回路1106はディスエーブル状 態とされる。BA発生回路1106はクロック信号CL Kの立下がりに応答して活性化信号を発生する。選択回 路1110は、BAラッチ1108にラッチされたパン クアドレスBAに従って、その出力BABおよびBAB の一方を選択する。このように選択されたパンクに対し てのみバンク指定信号BAA (またはBAB) が発生さ れる。

【0234】この図92に示すパンク指定信号発生系の 構成は、出力選択回路114が選択するレイテンシシフ トカウンタ1112の出力選択位置が異なるだけであ り、容易にこの図85、図87および図90に示す構成 を利用して実現することができる。 図93にこのバンク 指定信号BAA (またはBAB) を発生するための動作 波形図を示す。図93においては、レイテンシ1および 40 2の場合には、同じタイミングで出力選択回路1114 から信号φSΟが発生される状態が示される。レイテン シが2の場合にはクロック信号CLKの立下がりに応答 して活性化信号 6 S Oが発生され、レイテンシが1の場 合にはこのリード検出信号

のRに応答して図93に示す タイミングより早いタイミングで出力選択回路1114 から活性化信号のSOが発生される構成が利用されても よい。これは、先に図85において示したように、レイ テンシ1の場合には直接信号 φRに応答して信号 φSO

98

構成が利用されればよい。

【0235】 [データ書込回路系] 図94は、この発明 に従うSDRAMのデータ書込回路系の他の構成を示す 図である。図94に示すデータ書込回路系は、上で説明 したデータ読出回路系の場合と同様、図1に示すSDR AMおよび図44に示すSDRAMいずれにも適用する ことができる。このため、以下の説明において、信号/ RASは明示しない。信号/RASは適用されるSDR AMの動作方式に従って設定される。図94を参照し て、データ書込回路系は、パンク#Aおよびパンク#B に分割される。バンク#Aおよびバンク#Bは同一の構 成のデータ書込回路系を備える。図94においては、バ ンク#Aにおいて1つのデータ入力端子Dに対して設け られたデータ書込回路系を示す。このバンク井Aおよび パンク#Bのデータ書込系は共通に入力パッファ120 0に結合される。入力パッファ1200はクロック信号 CLKに従ってデータ入力端子Dに与えられたデータを 取込み書込データを生成する。

【0236】パンク#Aは、データ入力端子Dに関連づ けられた8対のグローバルIO線対GIO0~GIO7 それぞれに対して設けられるライトレジスタWGO~W G7および書込回路WR0~WR7を含む。このデータ 書込回路系の動作を制御するために、信号/CASおよ び/WEおよびクロック信号CLKに応答して、データ 書込モードが指定されたことを検出するライト検出回路 1204と、ライト検出回路1204からのライト検出 同期して書込用ラップアドレスWWYを発生するラップ 30 アドレス発生回路1202と、ライト検出回路1204 からのライト検出信号φwに応答して活性化され、クロ ック信号CLKとラップアドレス発生回路1202から のラップアドレスWWYに従って書込回路WR0~WR 7から対応のグローバルIO線対GIO0~GIO7へ のデータ書込を制御する書込制御回路1206が設けら れる。

【0237】ラップアドレス発生回路1202および書 込制御回路1206は、それぞれバンクアドレスBAに 従って、指定されたバンクに対してのみラップアドレス および書込制御信号を生成するように示される。ラップ アドレス発生回路1202および書込制御回路1206 それぞれがパンク#Aおよびパンク#Bに対して設けら れ、パンクアドレスBAに従って、選択されたパンクに 対応するラップアドレス発生回路および書込制御回路が 活性化される構成が利用されてもよい。また、ラップア ドレス発生回路1202は、リードレジスタを選択する ためのリード用ラップアドレスを発生する回路と共用さ れてもよい。ラップアドレス発生回路1202は、バン クアドレスBAと3ビットのアドレスA0~A2とをデ を発生し、レイテンシ2の場合にはクロック信号CLK 50 コードし、順次ライトレジスタを選択するためのラップ (51)

特開平6-318391

99

アドレスWWYを発生する。このラップアドレスはクロック信号CLKに同期して順次変化する。ライトレジスタWG0~WG7は、このラップアドレス発生回路1202から与えられたラップアドレスに従って、入力バッファ1200から与えられた番込データを格納する。

【0238】書込制御回路1206は、このラップアド レスWWYに従って、書込回路WR0~WR7を所定数 ずつ活性化する。すなわちこの書込制御回路1206 は、ライトレジスタWG0~WG7すべてにデータが書 込まれたとき (ラップ長8の場合)、書込回路WR0~ 10 WR7を同時に活性化するのではない。書込制御回路1 206は、たとえば2ビットの有効データが書込まれた ときに対応の書込回路を活性化し、対応のグローバルI O線対上へ書込データを伝達する。この所定ピット単位 でのデータ書込は以下の利点を備える。常にラップ長で 指定された数のデータが与えられるとは限らない。たと えばラップ長8のとき、4個の有効データのみしか与え られない場合もある。このとき、ラップ長8で動作をす ると、必要なデータが書込まれた後所定のクロックサイ クルが経過した後にしかメモリセルへのデータの書込が 20 行なわれない。したがって、所定のクロックサイクル数 が経過するまで書込動作を停止させることができない。 データ書込動作中において途中でデータ書込を中止した とき(ラップストップ)、書込データはライトレジスタ にしか書込まれていないため、メモリセルヘデータの書 込が行なわれないためである。しかし、複数ビット単位 でデータをライトレジスタからメモリセルへ書込むこと により、ラップストップが生じても、所定数ピット単位 でデータのメモリセルへの書込が行なわれているため、 所定数のクロックサイクルごとにラップストップを実行 30 することができ、高速アクセスが可能となる。

【0239】図95は、図94に示す書込制御回路の機 能的構成を示す図である。図95において、書込制御回 路1206は、ラップ長データを記憶するラップ長設定 回路1212と、ラップストップデータを格納するラッ プストップ長設定回路1214と、ライト検出信号のW に応答して起動され、ラップ長設定回路1212が指定 するラップ長よりも1つ大きい数のクロック数をカウン トするカウンタ回路1210を含む。カウンタ回路12 10はその出力WDEをライト検出信号 φwに応答して 40 活性化し、ラップ長設定回路1212が指定するラップ 長よりも1つ大きい数のクロックサイクルに応答して非 活性化する。書込制御回路1206はさらに、カウンタ 回路1210からの出力WDEとラップストップ長設定 回路1214からのラップ長データとに応答して転送を 可能とする転送タイミング信号を発生する転送タイミン グ発生回路1216と、転送タイミング発生回路121 6の出力とラップアドレスWWYとに応答してラップア ドレスWWYが指定するライトレジスタ(審込回路)に 対する転送を可能にする転送制御信号WEEを発生する 50 100

転送制御信号発生回路1218と、転送制御信号発生回路1218からの転送制御信号WEEとカウンタ回路1210の出力WDEとに応答して書込回路WR0~WR7のデータ転送を制御する転送制御回路1220を含む。

【0240】転送タイミング発生回路1216は、信号WDEが活性状態のとき、ラップストップ長設定回路1214が指定するラップストップ長ごとに不活性状態となる転送タイミング信号を発生する。すなわち、ラップストップ長データは1つのデータ転送サイクルを規定する。転送制御信号発生回路1218は、ラップアドレスWWYが指定するライトレジスタ(書込回路)に対し転送タイミング発生回路1216の出力が活性状態のときの対応の書込回路からグローバルIO線対GIOへのデータ転送を可能にする書込イネーブル信号WEEを発生する。転送制御回路1220はカウンタ回路1210の出力WEEが活性状態のとき、この転送制御信号発生回路1218からの転送制御信号(書込イネーブル信号)WEEに応答してデータ転送を実行する。

【0241】 [ライトレジスタ/書込回路] 図96は、図94に示すライトレジスタおよび書込回路の具体的構成を示す図である。図96においては、図95に示す転送制御回路1220をも合わせて示す。図96においては、1ビットデータレジスタWGiおよび書込回路WRiが代表的に示される。ライトレジスタWG0~WG7および書込回路WR0~WR7は図示の構成と同一の構成を備える。図96において、転送制御回路1220は、信号WEEiおよびWDEを受ける2入力NAND回路1246と、NAND回路1246の出力を受けるインバータ回路1245を含む。信号WEEiおよびWDEがともに"H"となったとき、NAND回路1246の出力が"L"となり、グローバルIO線GIOiおよび/GIOi上へのデータ転送が可能となる。

【0242】ライトレジスタWGiは、ラップアドレス /WWYiに応答して、入力パッファ(図94参照)か ら与えられる書込データWDおよび/WDを取込む第1 のラッチ回路1300と、インバータ回路1245の出 力に応答して、第1のラッチ回路1300のラッチデー タを取込む第2のラッチ回路1310を含む。第1のラ ッチ回路1300は、ラップアドレス/WWYiと書込 データWDを受ける2入力OR回路1230と、ラップ アドレス/WWYiと書込データ/WDを受ける2入力 OR回路1232と、OR回路1230および1232 の出力をそれぞれ一方入力に受ける2入力NAND回路 1231 および1233 を含む。NAND回路1231 および1233はその他方入力と出力が交差結合され る。第2のラッチ回路1310は、インパータ回路12 45の出力とNAND回路1231の出力を受ける2入 カ〇R回路1234と、インパータ回路1245の出力 とNAND回路1233の出力とを受ける2入力OR回 (52)

特開平6-318391

101

路1236と、OR回路1234および1236の出力 をそれぞれの一方入力に受ける2入力NAND回路12 35および1237を含む。NAND回路1235およ び1237は、その他方入力と出力が交差結合される。 【0243】第1のラッチ回路1300は、ラップアド レス/WWYiが "L" のとき、書込データWDおよび /WDを取込み、ラップアドレス/WWYiが"H"と なると、この取込んだ信号のラッチ状態となる。第2の ラッチ回路1310は、インバータ回路1245の出力 が "L" のとき、第1のラッチ回路1300の出力を取 10 込み、インパータ回路1245の出力が"H"となる と、データラッチ状態となる。書込回路WRiは、NA ND回路1246の出力に応答して、第2のラッチ回路 1310のラッチデータを伝達する転送回路1320 と、転送回路1320の出力を増幅してグローバルIO 線GIOiおよび/GIOi上へ伝達するプリアンプ1 330を含む。転送回路1320は、第1のラッチ回路 のNAND回路1235の出力と転送制御回路1220 のNAND回路1246の出力を受ける2入力NOR回 路1238と、NAND回路1237の出力とNAND 20 回路1246の出力とを受ける2入力NOR回路123 9を含む。転送回路1320は、NAND回路1246 の出力が"L"となるとインバータとして機能し、第2 のラッチ回路1310のラッチデータを伝達する。NA ND回路1246の出力が"H"のとき、NAND回路 1238および1239の出力はともに"L"となる。 【0244】プリアンプ1330は、電源ノードと接地 電位ノードとの間に直列に接続されるnチャネルMOS トランジスタ1240および1241と、電源供給ノー ドと接地電位ノードとの間に直列に接続されるnチャネ 30 ルMOSトランジスタ1242および1243を含む。 トランジスタ1240および1243のゲートへ転送回 路1320のNOR回路1238の出力が伝達される。 トランジスタ1241および1242のゲートへ転送回 路1320のNOR回路1239の出力が与えられる。 プリアンプ1330は、ノードQ64およびQ65の電 位がともに "L" のとき、トランジスタ1240~12 43がすべてオフ状態となり、出力ハイインピーダンス 状態となる。次にこの図96に示す回路の動作につい て、その動作波形図である図97を参照して説明する。 【0245】まずライト動作が指定されると、信号WD Eが"H"に立上がる。この信号WDEが"H"の期間 はラップ長データwrが指定するクロックサイクル数よ り1クロックサイクル長い。この期間において、書込デ ータWDが"H"に立上がる(データ"1"書込のと き)。この後、ラップアドレス/WWYiが選択状態と なり、"L"に立下がる。ラップアドレス/WWYiの 立下がりに応答して、第1のラッチ回路1300のラッ チノードQ60は、この書込データWDを反転した値の

102

スサイクルにおいて書込まれたデータがラッチされてい る。次いで、信号WEEiがこのラップアドレスWWY iに従って選択状態となり、"H"に立上がる。これに より、第2のラッチ回路1310が第1のラッチ回路1 300のラッチしたデータをラッチし、ラッチノードQ 62の電位が"H"となる。これと並行して、転送回路 1320が導通状態となり、ノードQ64の電位が "L"に確定する。ここで、信号WEEiが"H"とな るまでは、転送回路1320の出力はともに"L"にリ セットされている。これにより、トランジスタ1240 および1243がオフ状態、トランジスタ1242およ び1241がオン状態となり、グローバルIO線GIO i上の電位が上昇し、データ"1"が書込まれる。ここ で、図97においては、グローバルIO線GIOIの電 位がプリチャージ電位からメモリセルの読出データに従 って変化し、その後書込データに応じて変化する状態が 示される。グローバルIO線GIOiおよび/GIOi がプリチャージ電位でフローティング状態にあり、ロー カルIO線対と接続される前に、このプリアンプ133 0が作動状態とされてもよい。

【0246】 [WD E信号発生系] 図98は、図95に示すラップ長設定回路およびカウンタ回路の具体的構成例を示す図である。図98において、ラップ長設定回路およびカウンタ回路は、ラップデータwrに従ってクロック数(wr+1)をカウントする(wr+1)カウンタ1350と、ライト検出回路1204からのライト検出信号ゆwに応答してセットされ、(wr+1)カウンタ1350のカウントアップ信号に応答してリセットされるフリップフロップ1360を含む。フリップフロップ1360は、ライト検出信号ゆwをその一方入力に受ける2入力NOR回路1361と、(wr+1)カウンタ1350からの出力をその一方入力に受ける2入力NOR回路1361および1362はその他方入力と出力とが交差結合される。NOR回路1362から信号WDEが出力される。

【0247】(wr+1)カウンタ1350は図85に 示すシフトカウンタと同様の構成を備え、ライト検出信 号owに応答してクロック信号CLKをカウントする。 そのカウント値がラップデータwrが示すラップ長より も1大きくなったときにリセット信号を発生する。この (wr+1) カウンタ1350はラップ長設定回路を含 む。図99はこの図98に示す回路の動作を示す信号波 形図である。以下図99を参照して図98に示すカウン 夕回路の動作について説明する。第1クロックサイクル において、信号/CASおよび/WEが"L"に設定さ れ、ライトモードが指定される。これに応答して、ライ ト検出回路1204からライト検出信号 φwが発生され る。これに応答して、フリップフロップ1360はセッ ト状態となり、NOR回路1362の出力信号WDEが "H" に立上がる。(wr+1) カウンタ1350はこ データをラッチする状態となる。それまでは前のアクセ 50

特開平6-318391

103

のライト検出信号 $\phi$ wに応答してクロック信号CLKのカウント動作を実行する。ラップ長がnの場合、(wr+1)カウンタ1350は第(n+1)サイクルのクロック信号の立上がりに応答してリセット信号 $\phi$ RESを発生する。図99においては、第(n+1)サイクルのクロック信号の立下がりに同期してリセット信号 $\phi$ RESが発生される状態が示される。これにより、フリップフロップ1360はリセットされ、信号WDEが"L"に立下がる。

【0248】図98に示す構成においては、ライト検出 10信号 $\phi$ wに応答してNOR型フリップフロップをセットし、(wr+1)カウン91350は、クロック信号CLKの立下がりに同期してリセット信号 $\phi$ RESを発生している。これに代えて、フリップフロップ1360のセット入力Sへはライト検出信号 $\phi$ wの遅延信号が与えられてもよい。また(wr+1)カウン91350はクロック信号の立上がりに同期して活性化信号を発生し、この活性化信号を所定時間遅延させた信号がフリップフロップ1360のリセット入力Rへ与えられる構成が利用されてもよい。

[WEE信号発生系] 図100は、図95に示す転送制 御信号発生回路の具体的構成を示す図である。図100において、転送制御信号発生回路1218は、信号/WERSTfを一方入力に受ける2入力NAND回路1370と、マスクデータMDとラップアドレス/WWYiを受ける2入力NOR回路1372と、NOR回路1372の出力を一方入力に受け、NAND回路1370の出力を他方入力に受けるゲート回路1374と、信号/WERSTをその一方入力に受ける2入力NAND回路1376の出力を受ける2入力NAND回路1376の出力を受ける2入力NAND回路1375を含む。

【0249】NAND回路1370はその他方入力にゲ ート回路1374の出力を受け、NAND回路1376 はその他方入力にNAND回路1375の出力を受け る。NAND回路1376の出力を受けるインバータ回 路1377から信号WEEiが発生される。信号/WE RSTは、信号WERSTfの遅延信号である。信号M Dはライトマスクデータであり、このデータMDが "H"となったときにはデータ書込に対しマスクがかけ 40 られる(図27参照)。このマスクデータMDが"H" のときNOR回路1372の出力は"L"に固定され る。信号/WERSTfおよび/WERSTの"L", "H" に係わらずNAND回路1375の出力は "L" 固定になり、信号WEEiは"L"となる。すなわちこ のマスクデータMDが活性状態にありデータ書込に対し マスクがかけられている場合には、データ転送は実行さ れない。次にこの図100に示す転送制御信号発生回路 の動作についてその動作波形図である図101および図 102を参照して説明する。

104

【0250】図101は、ラップ長が4であり、ラップ ストップピット長が2に設定された際の動作波形を示 す。マスクデータMDは "L" である。第1クロックサ イクルにおいて、信号/CASが"L"に立下がり、列 選択動作開始が指定されるとともにデータ書込動作が指 定される。これに応答して、ラップアドレス/WWYi が発生され、かつ信号WDEが"H"に立上がる。信号 WDEの立上がりに応答して、信号/WERSTfが "H"の不活性状態に立上がり、所定の遅延時間をおい て、信号/WERSTが "H" に立上がる。このとき、 ラップアドレス/WWYiが"L"にあると、NOR回 路1372の出力が"H"に立上がり、応じてゲート回 路1374の出力が"H"に立上がる。信号/WERS T f が "H" となると、NAND回路1370の出力が "L"に変化し、応じてNAND回路1375の出力が "H"となる。信号/WERSTが次いで "H" に立上 がり、NAND回路1376の出力が "L" となり、イ ンバータ回路1377からの信号WEE1が"H"に立 上がる。

【0251】信号/WERSTfは列アクセスが開始さ 20 れてからすなわちデータ書込が指定されてから予め定め られたラップストップ長のクロックサイクルが経過した 後に "L" に立下がる。図101においては、ラップス トップ長が2に設定されており、第3クロックサイクル のクロック信号CLKの立上がりエッジに応答して "L"に立下がる。これにより、NAND回路1370 の出力が"H"、かつNAND回路1376の出力が所 定の遅延時間遅れて"H"に立上がり、信号WEEiが "L"に立下がる。これによりこのラップアドレスWW Yiが指定するライトレジスタおよび書込回路から対応 のグローバルIO線GIOiおよび/GIOiへのデー 夕転送(データの書込)が完了する。所定時間経過後再 び信号WDEが"H"にあると、信号/WERSTfお よび/WERSTがそれぞれ "H" に立上がる。次のラ ップアドレスの取込および信号WEEiの発生が実行さ れる。

【0252】信号/WERSTfが"H"にある期間において、ラップアドレス/WWYiが"L"から"H"に変化しても、ゲート回路1374の偽入力へは"L"の信号が与えられており、NAND回路1370の出力は変化しない。すなわち、信号/WERSTfが"H"に変化すると、そのときに活性状態となったラップアドレスがラッチされる。信号/WERSTfは図101に示す実施例においては、2クロックサイクルごとにラップアドレスWWYをラッチしている。信号WERSTが信号/WERSTfよりも遅れて活性状態とされているのは、選択メモリセルへのデータ書込時間を確保するためである。すなわち、図101に示す実施例において、2ビットずつデータを書込む構成の場合、第3クロックサイクルにおいても選択メモリセルへのデータ書込を行

なうことができ、十分なデータ書込時間を確保することができる。 2 ビット単位でデータの書込を実行しているため、 2 クロックサイクルごとにラップストップを実行することができる。

【0253】たとえば図101に示す構成において、第 6クロックサイクルにおいて列アクセスを開始しデータ 書込を実行したとき、第8クロックサイクルにおいてラ ップストップをかけ、新たな列アクセスを開始した状態 を考える。このとき信号WEE0およびWEE1が活性 状態とされており、これらの信号に対応するライトレジ 10 スタから2ピットのメモリセルへのデータの書込が行な われている。したがってこの状態で新たな列アクセスを 開始しても、先に書込まれた2ビットのデータは選択メ モリセルへ書込まれている。図102は、ラップ長が1 の場合のデータ書込動作を示す信号波形図である。ラッ プ長が1の場合には、外部からのデータは1ビットしか 入力されない。したがって1ビットごとに選択メモリセ ルヘデータの書込を行なう必要がある。このため図10 2に示すように、信号/WERSTfはラップ長が2以 上の場合よりも1クロックサイクル早く非活性状態 ("H") に設定する。信号/WERSTは第2クロッ クサイクルにおいても非活性状態を維持する。この状態 で、ライトレジスタから選択メモリセルへのデータの書 込が行なわれている。すなわち図102に示す場合、第 1クロックサイクルにおいて、信号/WERSTfおよ び/WERSTが非活性状態となり("H"状態)、第 2クロックサイクルが始まると、信号/WERSTfが 活性状態となり、第2クロックサイクルのクロック信号 CLKの立下がりに応答して信号/WERS TおよびW E 0 が "L" に立下がる。

【0254】 [転送タイミング発生系] 凶103は、制 御信号/WERSTfおよび/WERSTを発生するた めの回路構成を示す図である。この図103に示す回路 は、図95に示す転送タイミング発生回路1216に対 応する。図103を参照して、転送タイミング発生回路 1216は、信号WDEに応答してクロック信号CLK をカウントし、タイミング信号を発生するタイミング回 路1380と、このタイミング回路1380からのタイ ミング信号を論理処理して信号/WERSTfおよび/ WERSTを発生する論理ゲート1382を含む。図1 04は、図103に示すタイミング回路の構成の一例を 示す図である。図104を参照して、タイミング回路1 380は、信号WDEおよび/WDEをクロック信号/ CLKに応答して取込むフリップフロップFF79と、 信号WDEとフリップフロップFF79の出力Q80 と、ストップピット長を規定する(本実施例においては ストップピット長が2) 信号をフリップフロップFF8 1の相補出力から受ける3入力NAND回路1395 と、NAND回路1395の出力を反転するインパータ 回路1397と、NAND回路1395の出力とインパ 50 106

ータ回路1397の出力を信号CLKの立上がりに同期して取込むフリップフロップFF80と、フリップフロップFF80と、フリップフロップFF81の立上がりに同期して取込むフリップフロップFF81と、フリップフロップFF81の出力をクロック信号CLKに立上がり同期して取込むフリップフロップFF82の出力Bおよび/Bをクロック信号/CLKの立上がりに応答して取込むフリップフロップFF83を含む。

【0255】フリップフロップFF80~FF83はフ

リップフロップFF79と同一構成を備える。フリップ フロップFF79は、4つのNAND回路1390、1 392、1394および1396を含む。このフリップ フロップFF79の構成は、図80に示すフリップフロ ップと同じ構成であり、与えられるクロック信号の立上 がりに応答して、与えられた信号を取込む動作を実行す る。次に図104に示すタイミング回路の動作をその動 作波形図である図105を参照して説明する。 クロック サイクル1において、信号WDEが "H" に立上がる。 このとき相補信号/WDEが"L"となる。クロック信 号CLKの立下がりに同期して、フリップフロップFF 79の出力Q80が"H"に立上がる。この第1クロッ クサイクルのクロック信号CLKの立下がりに応答して フリップフロップFF81はフリップフロップFF80 の出力Aおよび/Aの信号電位を通過させる。このと き、フリップフロップFF80の出力/Aは"H"であ る。したがって、NAND回路1395の出力がすべて "H"となり、NAND回路1395の出力は"L"と なり、かつインバータ1397の出力が"H"となる。 【0256】第2クロックサイクルにおいて、クロック

信号CLKの立上がりに応答して、フリップフロップFF80がこのインパータ回路1397およびNAND回路1395の出力を取込む。これによりフリップフロップFF80の出力Aの電位が"H"に立上がる。この第2クロックサイクルのクロック信号の立下がりに応答して、フリップフロップFF81がフリップフロップFF80の出力Aおよび/Aを取込み、フリップフロップFF81の出力Q82の電位が"H"となる。第3クロックサイクルにおいて、フリップフロップFF81の出力Q82が"H"であるためNAND回路1395の出力は"H"となる。したがってこの第3クロックサイクルにおいて、フリップフロップFF80の出力Aが"L"となる。したがってこの第3クロックサイクルにおいて、フリップフロップFF80の出力Aが"L"に立下がる。

【0257】一方、フリップフロップFF82の出力Bは"H"に立上がる。この第3クロックサイクルのクロック信号の立下がりに応答して、フリップフロップFF83がフリップフロップFF83の出力Cが"H"に立上がる。一方、フリップフロップFF81は

(55)

特開平6-318391

107

フリップフロップFF80の出力Aおよび/Aを取込む ため、このノードQ82の出力が"L"に立下がる。以 降、この動作が信号WDEが"H"の間繰返される。図 105においては、ラップ長が4の場合が示されてお り、信号WDEが第5クロックサイクルにおいて、クロ ック信号CLKの立上がりまたは立下がりに応答して "L"に立下がる。これにより、フリップフロップFF 80、FF81、FF82およびFF83の出力がそれ ぞれ1/2クロックサイクルずつずれて順次"L"に立 下がる。フリップフロップFF80ないしFF83は、 それぞれ信号WDEに応答して、位相がクロック信号C LKの1/2サイクルずれており、かつそのパルス幅が クロック信号CLKの2倍であるパルス信号を発生して いる。フリップフロップFF80~FF83の出力信号 を組合せることにより信号/WERST f および/WE RSTをストップピット長2として発生することができ る。このストップピット長が2であるため、フリップフ ロップFF81の出力がNAND回路1395ヘフィー ドバックされている。ストップピット長がさらに延びる 場合には、さらにこのフリップフロップを接続し、後段 20 のフリップフロップの出力がNAND回路1395へ与 えられる。

【0258】図106は、図103に示す論理ゲート1 382の具体的構成を示す図である。図106を参照し て、論理ゲート1382は、図104に示すタイミング 回路のフリップフロップFF80の相補出力/Aとフリ ップフロップFF83の出力 Cを受ける OR 回路 140 0と、信号WDEとOR回路1400の出力を受ける2 入力NAND回路1402と、ラップ長指定信号LEN 1Eおよび/LEN1Eに応答して、NAND回路14 02の出力を反転増幅する3状態インバータバッファ1 408と、図104に示すフリップフロップFF82の 反転出カ/BとフリップフロップFF83の出力Cを受 けるOR回路1404と、信号WDEとOR回路140 4の出力を受ける2入力NAND回路1406と、NA ND回路1406の出力を所定時間遅延させる遅延回路 1410と、NAND回路1406の出力をラップ長指 定信号LEN1Eおよび/LEN1Eに応答して活性化 されて反転増幅する3状態インパータバッファ1409 を含む。

【0259】信号LEN1Eは、ラップ長が1の場合に "H"となる。すなわちラップ長が1に指定された場合には、インパータバッファ1408が活性状態とされる。ラップ長が2以上の場合には、インパータバッファ1409が活性状態とされる。次に図106に示す論理 ゲートの動作をその動作波形図である図107を参照して説明する。信号WDEが "H"に立上がると、NAND回路1402および1406がインパータ回路として機能する。ノード/Aおよび/Bはまだこのとき "H"の状態を維持しており、したがってNAND回路140

108

2および1406の出力がこの信号WDEの立上がりに 応答して "L"に立下がる。ラップ長指定信号LEN1 Eが "H" および "L"いずれの場合であっても、信号 /WERSTfの電位が "H"に立上がる。これにより 遅延回路1410からの信号/WERSTが所定時間遅れて "H"に立上がる。ラップ長が1の場合には、イン バータパッファ1408が活性状態とされる。第2クロックサイクルにおいて、ノード/Aが "L"に立下がる と、OR回路1400の出力が "L"に立下がる こ・バータバッファ1408からの出力が "L"に立下がる。

【0260】ラップ長が2以上の場合には、インパータ バッファ1409が活性状態とされる。したがって、ノ ード/Bの電位が "L" に立下がる第3クロックサイク ルのクロック信号CLKの立上がりに応答して、インバ ータパッファ1409の出力が "L" に立下がる。これ によりラップストップ長が2の場合において、2クロッ クサイクルごとにラップアドレスをラッチしてデータを 書込む構成およびラップ長1の場合に各ピット単位でデ ータを書込む構成を実現することができる。なお、信号 /WERSTはNAND回路1406の出力を遅延回路 1410を通して発生している。これは信号/WERS T f を遅延回路1410を通して発生するように構成さ れてもよい。この場合には、ラップ長1のときには、信 号/WERSTが第1クロックサイクルのクロック信号 の立下がりエッジから第2クロックサイクルのクロック 信号の立下がりエッジまで"H"の不活性状態とされ る。

【0261】上述の構成の書込制御回路を利用することにより、ラップストップ動作を実現することができ、高速でアクセスすることのできるSDRAMを得ることができる。

「グローバルIO線のプリチャージ/イコライズタイミ ングの制御]図18および図19に見られるように、グ ローバルIO線対GIOには、イコライズトランジスタ GEQが設けられている。グローバルIO線対GIO は、図63および図94に示すようにリードレジスタお よびライトレジスタに結合されて、内部データを選択メ モリセルとリードレジスタ/ライトレジスタとの間で伝 40 達する。この内部データの伝達の高速化および消費電流 の低減を図るために、グローバルIO線対は、イコライ QによりグローバルIO線対の各グローバルIO線の電 位をイコライズして中間電位(論理ハイレベルと論理ロ ーレベルとの間の電位) にプリチャージする。選択メモ リプロックに対して設けられているローカルIO線対L IOに対しても同様にイコライズする必要が生じる。非 選択メモリブロックに対して設けられているローカルI O線対LIOに対しては、内部データは伝達されないた 50 め、スタンパイ状態が維持される。

(56)

特開平6-318391

109

【0262】以下の説明においては、グローバルIO線 対に対するイコライズ動作について説明するが、選択メ モリプロックに対して設けられたローカルIO線対に対 してもグローバルIO線対と同様のイコライズタイミン グ制御が実行される。以下このイコライズタイミング制 御について説明する。

## (i) 制御方法1

図108は、第1の内部データ線イコライズタイミング 制御方法を示すタイミングチャート図である。なお以下 の説明において、内部データ線は、グローバルIO線 と、選択メモリプロックに対して設けられたローカル I 〇線両者を含む。この図108に示すイコライズタイミ ング制御は、図97ないし図99に示す書込制御方法に 対応する。

【0263】図97ないし図99に示すように、外部ク ロック信号CLK (ext. CLK) の立上がり時に、 外部コラムアドレスストロープ信号/CAS (ext/ CAS)がローレベルにあれば、列選択動作の開始が指 示される。ライトイネーブル信号/WEがそのときロー レベルにあれば、データ書込が指定され、ライトイネー 20 ブル信号/WEがハイレベルにあればデータ読出が指定 される。図99に示すように、ライトレジスタに含まれ る書込回路は、書込イネーブル信号WEEiと信号WD Eに従って内部データ線へデータを書込む。この書込制 御信号WDEは、データ書込指示が与えられてからラッ プ長に等しいクロックサイクルが経過した後次のクロッ クサイクルにおいて非活性状態とされる。この図108 においては、ラップ長が4の場合のデータ書込動作シー ケンスを示す。また内部データ線としては、4つのグロ ーバルIO線対GIO1ないしGIO4のみを示す。次 30 に動作について説明する。

【0264】スタンパイ時(列選択指示が与えられる 前) においては、イコライズ信号 φ G E Q はハイレベル にある。この状態においては、グローバルIO線対GI Oiはすべて中間電位にイコライズ(プリチャージ)さ れている。クロックサイクル1において、外部クロック 信号ext. CLKの立上がりにおいて外部コラムアド レスストロープ信号 ext/CASがローレベルに設定 されると、列選択開始指示(コラムアクセス開始指示) が与えられる。今、図には示していないが、ライトイネ ープル信号/WEもローレベルにあり、データ書込が指 定されたと想定する。この状態においては、データ入出 力端子D/Qに与えられたデータD1がラップアドレス /WWY (図96参照) に従ってライトレジスタに格納 される。このとき内部書込制御信号WDEがまたデータ 書込を示すライトコマンドに応答して活性状態のハイレ ベルに設定される。この書込制御信号WDEは、ライト コマンドが与えられてからラップ長をカウントし、その 次のクロックサイクルにおいて非活性状態とされる。

110

トコマンド) が与えられると、イコライズ信号 øGEQ が非活性状態とされローレベルとなる。これによりグロ ーパルIO線対GIO1ないしGIO4はフローティン グ状態とされる。 同時にまた、列選択開始指示信号に応 答して内部で列選択信号CSLがハイレベルとされ、こ の列選択信号CSLにより、選択されたメモリセルプロ ック内のデータがローカルIO線を介してグローバルI 〇線上へ伝達される。次いで第1クロックサイクルにお いて、取込まれたデータD1がグローバルIO線対GI O1へ伝達される。以降、各クロックサイクルにおい て、データ入出力端子D/Qへ与えられたデータD2、 D3およびD4がライトレジスタに格納され、次いで転 送制御信号WEEに従って内部データ線、すなわちグロ ーパルIO線対GIO2、GIO3およびGIO4上へ 伝達される。

【0266】ラップ長データD1~D4が内部データ線 GIO1~GIO4上へ伝達され、ローカルIO線対を 介して選択メモリセルへ書込まれると、ラップ長に等し いクロックサイクルが列選択開始指示(ライトコマン ド)が与えられてから経過すると、次のクロックサイク ルにおいて、列選択信号CSLが非活性状態となる。ま たこのとき、イコライズ信号のGEQがこのクロック信 号に同期して活性化されてハイレベルとなる。これによ り、グローバルIO線対GIO1~GIO4は、中間電 位にプリチャージ/イコライズされる。このときにま た、書込イネーブル信号WDEが非活性状態のローレベ ルとなる。上述のように、列選択開始指示が与えられる とイコライズ信号のGEQを非活性状態とし、列選択開 始指示信号が与えられてラップ長に等しいクロックサイ クルが経過した後、次のクロックサイクルにおいてこの イコライズ信号のGEQを再びスタンパイ状態のハイレ ベル(活性状態)とすることにより、データ書込前に、 一旦グローバル I O線対をイコライズした後にデータを 書込む必要がなくなり、高速でデータを書込むことがで きる。

【0267】ラップ長が変更された場合、そのラップ長 データに従ってイコライズ信号φGEQが活性状態とさ れる。したがって、常に最適なタイミングでイコライズ 信号のGEQを発生することができる。図109は、デ ータ読出時におけるイコライズ制御方法を示す図であ る。図109においては、CASレイテンシが3、ラッ プ長が4の場合のイコライズ制御動作が示される。以 下、図109を参照してデータ読出時におけるイコライ ズタイミング制御動作について説明する。クロックサイ クル1において、外部クロック信号ext. CLKの立 上がりエッジで、外部コラムアドレスストロープ信号/ CASがローレベルに設定される。図示しないライトイ ネーブル信号/WEはハイレベルに設定される。これに より列選択開始指示が与えられるとともに、データ読出 【0265】このときまた、列選択開始指示信号(ライ 50 が指定される(リードコマンドが与えられる)。この列 (57)

特開平6-318391

111

選択開始指示に応答して、イコライズ信号のGEQが非 活性状態のローレベルとされる。これにより、グローバ ルIO線対GIOは、イコライズ電位でフローティング 状態とされる。

【0268】列選択信号CSLがハイレベルに立上がる と、選択メモリセルプロックにおける対応の列上のメモ リセルのデータがローカルIO線対LIOを介してグロ ーバルIO線対GIO1~GIO4へ伝達される。この グローバル I O線対G I O 1 ~ G I O 4 上に現われたデ ータは、図64に示すように、並列にリードレジスタへ 10 伝達される(プリアンプを介して)。このグローバル I O線対GIO1~GIO4上のデータのリードレジスタ レベルとされ、グローバルIO線対GIO1~GIO4 の電位は中間電位にイコライズされる。このリードレジ スタに格納されたデータは、CASレイテンシが経過し たクロックサイクル(サイクル4)から順次クロック信 号ext. CLKに同期して出力データQ1、Q2、Q 3およびQ4としてデータ入出力端子D/Qへ伝達され る。

【0269】図109に示すように、グローバルIO線 対GIO1~GIO4上のデータがリードレジスタに転 送された後に、グローバルIO線対GIO1~GIO4 をイコライズしているため、グローバルIO線対を、デ ータがそこに読出される前にイコライズする必要がな く、高速でデータの読出を行なうことができる。図11 0は、図108および図109に示すイコライズ信号を 発生するための構成を示す図である。図1:10におい て、イコライズ信号発生部は、外部クロック信号CLK に同期して外部信号/CS、/CASおよび/WEを取 30 込み、列選択開示指示の有無およびリード/ライトモー ドを判定するコラムアクセス判定回路2000と、外部 クロック信号CLKに同期して信号/WE、CASおよ びアドレス信号Addを取込み、WCBR条件が指定さ れたときにその時のアドレス信号Addをデコードし、 ラップ長データとして格納するラップ長設定回路200 3と、コラムアクセス判定回路2000からの列選択閉 始指示検出信号に応答して活性化されて外部クロック信 号CLKをカウントし、そのカウント値がラップ長設定 回路2003に設定されたラップ長に等しくなるとカウ ントアップ信号を発生するカウンタ2001と、コラム アクセス判定回路2000の出力とプリアンプイネーブ ル信号PAE (図63~図65参照) とカウンタ200 1のカウントアップ信号に応答してイコライズ信号 oG EQを発生するイコライズ信号発生回路2002を含 む。イコライズ信号発生回路2002からのイコライズ 信号

のGEQは、グローバルIO線対GIOI、/GI Oiに設けられたイコライズトランジスタタGEQのゲ ートへ与えられる。

112

ば図85に示すレイテンシカウンタと同様の構成を利用 することができる。またカウンタ2001としては、図 79に示す構成と同様の構成が利用されてもよい。ラッ ブ長設定回路2003は、図70に示すWCBR検出回 路862とラップ長デコードラッチ870とに対応す る。図111は、図110に示すコラムアクセス判定回 . 路およびイコライズ信号発生回路の構成の一例を示す図 である。図111において、コラムアクセス判定回路2 000は、内部クロック信号CLKに同期して信号/C S、/CASおよび/WEを取込み、ライトコマンドが 与えられたか否かを検出するライトコマンド検出回路2 010と、外部クロック信号CLKに同期して、信号/ CS、/CASおよび/WEを取込み、リードコマンド が与えられた否かを検出するリードコマンド検出回路2 012と、外部クロック信号CLKに同期して、信号/ CS、/CAS、/WEおよび/RASを取込み、プリ チャートコマンドが与えられた否かを検出するプリチャ ージコマンド検出回路2014と、ライトコマンド検出 回路2010からのライトコマンド検出信号に応答して 20 セットされ、プリチャージコマンド検出回路2014か らのプリチャージコマンド検出信号に応答してリセット されるセット/リセットフリップフロップ2016と、 リードコマンド検出回路2012からのリードコマンド 検出信号に応答してセットされ、プリチャージコマンド 検出回路2014からのプリチャージコマンド検出信号 に応答してリセットされるセット/リセットフリップフ ロップ2018を含む。

【0271】フリップフロップ2016および2018 は、セット時にそのQ出力からハイレベルの信号を出力 し、リセット時にQ出力からローレベルの信号を出力す る。ライトコマンド検出回路2010、リードコマンド 検出回路2012およびプリチャージコマンド検出回路 2014がそれぞれコマンドを検出する態様は、図39 に示す外部制御信号の状態の組合せを参照されたい。フ リップフロップ2016のQ出力は図110に示すカウ ンタ2001ヘカウント開始指示信号(カウンタ活性化 信号) として与えられる。カウンタ2001は、このフ リップフロップ2016からのQ出力がハイレベルのと きに外部クロック信号CLKをカウントし、そのカウン ト値がラップ長設定回路2003に含まれたラップ長に 到達したとき、次のクロック信号に応答してカウントア 

【0272】イコライズ信号発生回路2002は、図1 10に示すカウンタ2001からのカウントアップ(ラ ップ長+1のカウント値)を示すカウントアップ信号の CNTと、セット/リセットフリップフロップ2016 からのQ出力を受けるAND回路2020と、セット/ リセットフリップフロップ2018のQ出力と、プリア ンプイネーブル信号PAE(図64、図55および図5 【0270】カウンタ2001の構成としては、たとえ 50 7参照)とを受けるAND回路2022と、AND回路 (58)

特開平6-318391

113

2020および2022の出力を受けるOR回路202 4と、コマンド検出回路2010および2012の出力 を受けるOR回路2026と、OR回路2024の出力 に応答してセットされ、OR回路2026の出力に応答 してリセットされるセット/リセットフリップフロップ 2028を含む。

【0273】セット/リセットフリップフロップ202 8のリセット入力Rへは、OR回路2026の出力を受 けるワンショットパルス発生回路2027の出力が与え り、所定の期間のみセット信号がOR回路2024から 発生される。リセットパルスを所定の時間幅のパルスと するためにワンショットパルス発生回路2027が設け られる。このセット/リセットフリップフロップ202 8からイコライズ信号 ΦGEQが発生される。次に動作 について簡単に説明する。ライトコマンドまたはリード コマンドが与えられた場合には、フリップフロップ20 16または2018のQ出力がハイレベルとなり、また OR回路2026の出力がハイレベルとなり、応じてワ ンショットパルス発生回路2027から所定の時間幅を 20 有するワンショットのパルスが発生され、セット/リセ ットフリップフロップ2028のリセット入力Rへ与え られる。これにより、フリップフロップ2028のQ出 力から出力されるイコライズ信号φGEQがローレベル となる。

【0274】ライトコマンドが与えられた場合には、フ リップフロップ2016の出力Qがハイレベルとなる。 ・これに従って、図110に示すカウンタ2001が活性 化され、内部クロック信号CLKをカウントする。カウ ンタ2001のカウント値が図110に示すラップ長設 30 定回路2003に格納されたラップ長データよりも1大 きい値となると、カウントアップ信号のCNTが発生さ れる。これに従って、AND回路2020の出力がハイ レベルとなり、OR回路2024を介してセット/リセ ットフリップフロップ2028がセットされ、イコライ 与えられた場合には、フリップフロップ2018のQ出 カがハイレベルとなる。このとき、フリップフロップ2 016はセットされていないため、そのQ出力はローレ ベルでありカウンタ2001はカウントアップ動作を実 40 行しない。プリアンプイネーブル信号PAEがハイレベ ルへ所定期間立上がると、AND回路2022の出力が ハイレベルとなり、OR回路2024を介してセット/ リセットフリップフロップ2028がセットされ、イコ ライズ信号のGEQがハイレベルとなる。

【0275】1つのメモリサイクルが完了し、プリチャ ージコマンドが与えられると、フリップフロップ201 6 および 2 0 1 8 はリセットされ、そのQ出力がともに ローレベルとなる。このとき、既にセット/リセットフ リップフロップ2028は、セット状態とされているた 50 114

め、スタンバイ時においてイコライズ信号φGEQはハ イレベルを維持する。なお、1つのメモリサイクルすな わちアクティブコマンドが与えられた状態においてリー ドコマンドが与えられ、次いでライトコマンドが与えら れる動作モードが考えられる。この場合、プリチャージ コマンドは与えられないため、フリップフロップ201 6および2018がともにセット状態となる。しかしな がら、リード動作後ライト動作が行なわれる場合には、 プリアンプイネーブル信号PAEはライト時には発生さ られる。信号 $\phi$ CNT、およびPAEはパルス信号であ 10 れないため、それぞれ信号PAEおよび $\phi$ CNTに従っ てイコライズ信号oGEQのセットを行なうことができ る。また、ワンショットパルス発生回路2027によ り、リードコマンドおよびライトコマンドそれぞれに応 とができる。

> 【0276】ライト動作に次いでリード動作が行なわれ る場合、カウンタ2001は、リード動作時においても 活性化された状態を維持する。この場合、カウンタ20 01が、リード時においてもカウントアップ信号 φCN Tを発生することが考えられる。これを防止するために は、フリップフロップ2018のQ出力がハイレベルの ときにはAND回路2020がディスエーブル状態とさ れ、フリップフロップ2016の出力Qがハイレベルの 場合にはAND回路2022がディスエーブル状態とさ れるようにフリップフロップ2016および2018の Q出力とAND回路2022および2020の入力を接 続すればよい。図112は、ローカルIO線をイコライ ズするためのイコライズ信号 Φ L E Q を発生するための 回路構成を示す図である。図112において、ローカル IO線のためのイコライズ信号φLEQ発生系は、クロ ック信号CLKに同期して信号/RASおよび/CSを 取込み、アクティブコマンドが与えられた否かを検出す るアクティブコマンド検出回路2030と、アクティブ コマンド検出回路2030からのアクティブコマンド検 出信号に応答してそのときに与えられているアドレス信 号の所定ピット(プロックアドレス)をラッチしかつデ コードするプロックアドレスデコードラッチ2032 と、プロックアドレスデコードラッチ2032からのプ ロック指示信号のBKSと反転イコライズ信号/のGE Qを受けるNAND回路2034を含む。

> 【0277】プロックアドレスデコードラッチ2032 から、ローカルIO線とグローパルIO線とを接続する ためのプロック選択制御信号
> øBと、選択メモリセルブ ロックをセンスアンプに接続するためのメモリプロック 選択制御信号のAが発生される。プロック選択信号のB KSもこれらのプロック選択制御信号と同様の信号であ る。NAND回路2034からローカルIO線対のイコ ライズ信号のLEQが発生される。次に図112に示す 回路の動作をその動作波形図である図113を参照して 説明する。クロック信号CLKの立上がり時に、信号/

(59)

特開平6-318391

115

RASおよび/CSがともにローレベルにあれば、アク ティプコマンドが与えられ、メモリアレイへのアクセス サイクルが指定される。ただし図113においては、信 号CLKおよび/CSは示していない。このアクティブ コマンドに従って、プロックアドレスデコードラッチ2 032から所定のタイミングでプロック選択信号 ΦBK Sが発生される。このプロック選択信号

のBKSは、選 択されたメモリプロックに対してのみハイレベルとな り、非選択のメモリブロックに対してはローレベルとな る。スタンバイ時においては、ブロック選択信号 のBK 10 Sはローレベルにあるため、NAND回路2034から 発生されるイコライズ信号

のLEQはハイレベルにあ り、ローカル I O線対のイコライズが行なわれている。

【0278】リードコマンドまたはライトコマンドが与 えられると、所定のタイミングで、グローバルIO線対 イコライズ信号/φGEQがハイレベルに立上がる。こ のグローバル I O線対イコライズ信号/ φGEQは、図 111に示すグローバルIO線対イコライズ信号 oGE Qの反転信号であり、たとえばフリップフロップ202 8の相補出力/Qから発生される。プロック選択信号 φ BKSのハイレベルおよびローレベルに応じてイコライ ズ信号øLEQがハイレベル、ローレベルとなる。選択 メモリブロックに対しては、ブロック選択信号

のBKS がハイレベルであるため、グローバルIO線対イコライ 線対イコライズ信号もLEQがローレベルとなり、ロー カルI〇線対のイコライズが禁止される。非選択メモリ プロックにおいては、信号のBKSがローレベルである ため、ローカルIO線対イコライズ信号のLEQはハイ レベルである。

【0279】グローバルIO線対イコライズ信号/oG EQがローレベルとなると、ローカルI〇線対イコライ のイコライズが実行される。上述の構成により、選択メ モリプロックに対してのみ、グローバルIO線対と同じ タイミングでローカルI〇線対のイコライズの活性/非 活性化を行なうことができる。図114は、第1のイコ ライズタイミング制御方法の変更例を示す図である。図 114においては、イコライズ信号

oGEQがスタンパ イ時においては非活性状態のローレベルにある場合のデ 40 ータ書込時におけるイコライズ制御信号の発生態様が示 される。図114に示すイコライズタイミング制御方法 においては、列選択開始指示信号(ライトコマンド)が 与えられてラップ長に等しいクロックサイクルが経過し た後、その次のクロック信号に応答してイコライズ信号 φGEQがワンショットパルスの形態で発生される。し たがって、データ書込の後の所定期間においてのみイコ ライズが行なわれる。このような、スタンパイ時におい ある場合においても、データ書込後、所定のタイミング 50 セスを行なうことができる。今、図117に示すよう

116

で発生することにより、確実にグローバルIO線対をイ コライズすることができる。データ書込を行なう前にグ ローパルIO線対をイコライズする必要がなく、高速で データの書込を行なうことができる。

【0280】図115は、この第1のイコライズタイミ ング制御方法の変更例におけるデータ読出時のイコライ ズ信号発生態様を示す図である。図115に示すイコラ イズタイミング制御方法においては、スタンバイ時にお いてはイコライズ信号のGEQは非活性状態のローレベ ルにある。データ読出時において列選択開始指示信号 (リードコマンド) が与えられ、選択メモリセルのデー タがグローバルIO線対GIO1~GIO1上に現われ る。グローバルIO線対GIO1~GIO4上に現われ たデータがリードレジスタに転送された後、ワンショッ る。この場合においても、グローバル I O線対からリー ドレジスタへのデータ転送後グローバル I O線対および ローカルIO線対がイコライズされるため、選択メモリ セルデータがグローバルIO線対上に現われる前にこの 内部データ線(グローバルΙΟ線対およびローカルΙΟ 線対両者を含む)のイコライズを行なう必要がなく、高 速でデータの読出を行なうことができる。

【0281】図114および図115に示すイコライズ 信号の制御方法は、図111に示すフリップフロップ2 028に代えて、OR回路2024の出力に応答してワ ンショットのパルスを発生するワンショットパルス発生 回路を用いて実現することができる。この場合、図11 1に示す〇R回路2026およびワンショットパルス発 生回路2027は用いる必要はない。

(ii) 第2のイコライズタイミング制御方法

図116は、第2のイコライズタイミング制御方法を示 すタイミングチャート図である。図116に示す構成に おいては、データ書込時において列選択開始指示信号が 与えられたとき(ライトコマンドが与えられたとき)、 とする。次いで各クロック信号CLKに同期して所定期 りグローパル I O線対G I O 1~G I O 4はイコライズ される。ラップ長に等しいクロックサイクルが経過した 後、このクロック信号CLKに同期するイコライズ信号 φGEQの活性化を禁止する。ラップ長の次のクロック サイクルにおいて、カウンタ(図110参照)からのラ ップ長+1カウントアップ信号に応答して、イコライズ 信号

の

GEQが

活性状態の

ハイレベルと

される。

【0282】上述のように、データ書込時において各ク ロックサイクルごとにグローパルIO線対およびローカ ルI〇線対(内部データ線)のイコライズを行なうこと により、ラップストップ動作が行なわれても、高速アク

30

(60)

特開平6-318391

117

に、ラップ長が4であり、2つのデータが書込まれ、第 3クロックサイクルにおいてリードコマンドが与えら れ、ラップストップが指定された場合を考える。この場 合、図117に示すように、クロックサイクル1におい て、ライトコマンドが与えられると、そのときに与えら れたデータD1およびクロックサイクル2で与えられる データD2はグローバルIO線対GIO1およびGIO 2へ順次伝達される。各クロックサイクルごとにイコラ イズ信号のGEQが活性化されており、グローバルIO 線対GIO1~GIO4はイコライズされている。

【0283】第3クロックサイクルにおいて、ラップ長 はまだカウントアップされていないため、イコライズ信 号

の

GEQ

が

ハイレベル

の

活性状態となり、

グローバル IO線対GIO1~GIO4のイコライズが実行され る。このクロックサイクル3においてリードコマンドが 与えられており、これに従ってイコライズ信号のGEQ が非活性状態とされる。またこのリードコマンドに従っ て列選択信号CSLがハイレベルに立上がり別の列が選 択される。このとき、選択された列上に読出されたメモ リセルデータがグローパルIO線対GIO1~GIO4 20 に伝達されるが、先にイコライズ信号のGEQによりイ コライズされているため、高速でデータをグローバルI O線対GIO1~GIO4へ伝達することができる。し たがって、ラップストップ動作が行なわれても、高速で データの読出を行なうことができる。リードコマンドが 与えられた後、データがグローバル I O線対G I O 1 ~ GIO4からリードレジスタに転送された後、このイコ ライズ信号

のGEQはハイレベルの活性状態とされる。

【0284】最初にリードコマンドが与えられており、 ラップストップの動作が行なわれる場合、先の図109 に示すタイミングでラップストップ動作が実行可能であ る。外部データ読出時においては、内部データ転送時に 既にグローパル I O線対G I O1~G I O4のイコライ ズは行なわれているためである。図118は、図117 に示すイコライズタイミング制御を行なうための回路構 成を示す図である。図118において、図111と対応 する部分には同一の参照番号を付している。図118に おいて、コラムアクセス判定回路2000は、ライトコ マンド検出回路2010の出力とプリチャージコマンド 18をリセットするOR回路2013と、リードコマン ド検出回路2012の出力とプリチャージコマンド検出 回路2014の出力を受けてフリップフロップ2016 をリセットするOR回路2015をさらに含む。他の構 成は、図111に示すものと同様である。

【0285】この図118に示す構成においては、フリ ップフロップ2016は、リードコマンドが与えられた ときまたはプリチャージコマンドが与えられたときには リセットされる。フリップフロップ2018は、ライト

118

が与えられたときにリセットされる。これにより、リー ドコマンドが与えられているときにカウンタ2001か らのカウントアップ信号φCNTに従ったイコライズ信 号の制御が禁止される。同様にして、ライトコマンドが 与えられているときにプリアンプイネーブル信号PAE によるイコライズ信号 φ G E Q の活性/非活性の制御が 禁止される。イコライズ信号発生回路2002は、セッ ト/リセットフリップフロップ2016の出力をクロッ ク信号CLKの半サイクル遅延させて伝達する半サイク 10 ル遅延回路2021と、フリップフロップ2016の出 カとカウンタ2001 (図110参照) からの (ラップ 長+1) カウントアップ信号 o CNT とを受けるAND 回路2020と、フリップフロップ2018のQ出力と プリアンプイネーブル信号PAEを受けるAND回路2 022と、AND回路2020および2024の出力を 受けるOR回路2024と、フリップフロップ2016 および2018の出力を受けるOR回路2026と、O R回路2026の出力の立上がりに応答して所定の時間 幅を有するワンショットのパルスを発生するワンショッ トパルス発生回路2027と、OR回路2024の出力 によりセットされかつワンショットパルス発生回路20 27の出力によりリセットされるセット/リセットフリ ップフロップ2028を含む。このフリップフロップ2 028の出力Qは、先に図111を参照して示した信号 φGEQと同様に変化する。

【0286】イコライズ信号発生回路2002は、さら に、カウンタ2001からのラップ長カウントアップ信 号owuをクロック信号CLKの半サイクル遅延させて 伝達する半サイクル遅延回路2029と、フリップフロ ップ2018の出力と半サイクル遅延回路2029の出 力を受けるOR回路2023と、半サイクル遅延回路2 021の出力の立上がりに応答してセットされ、OR回 路2023の出力の立上がりに応答してリセットされる セット/リセットフリップフロップ2025と、フリッ プフロップ2025のQ出力が活性状態のときに活性化 され、クロック信号CLKの立上がりに応答して所定の 時間幅を有するワンショットのパルスを発生するワンシ ョットパルス発生回路2030と、ワンショットパルス 発生回路2030の出力とフリップフロップ2028の 検出回路2014の出力を受け、フリップフロップ20 40 出力を受けるOR回路2031を含む。OR回路203 1からイコライズ信号 oGEQが発生される。

【0287】ラップ長カウントアップ信号のwuは、カ ウンタ2001からライトコマンド印加時においてラッ プ長をカウントしたときに発生される。すなわち、この ラップ長カウントアップ信号のwuは、カウントアップ 信号 o CNTよりも1クロックサイクル前に発生され る。次にこの図118に示す回路の動作をその動作波形 図である図119を参照して説明する。クロックサイク ル1において、列選択指示すなわちライトコマンドが与 コマンドが与えられたときまたはプリチャージコマンド50 えられると、セット/リセットフリップフロップ201

特開平6-318391

119

6がセットされ、その出力Qがハイレベルに立上がる。半サイクル遅延回路2021は、このフリップフロップ2016のQ出力をクロック信号CLKの半クロックサイクル遅延させて通過させる。この半サイクル遅延回路2021は、たとえばクロック信号CLKがハイレベルのときに与えられた入力をラッチし、クロック信号がローレベルとなったときにそのラッチしたデータを出力する構成が利用される。したがって、半サイクル遅延回路2021の出力はクロック信号CLKの立下がりに応答してフリップフロップ2016の出力に従って立上がる。これによりセット/リセットフリップフロップ2025がセットされ、ワンショットパルス発生回路2030がイネーブルされる。このときクロック信号CLKは既にローレベルにあり、ワンショットパルス発生回路2030からはパルスが発生されない。

【0288】カウンタ2001は、フリップフロップ2 016のQ出力に応答して活性化され、クロック信号C LKをカウントしている。一方、OR回路2026の出 カがフリップフロップ2016のQ出力の立上がりに応 答して立上がり、ワンショットパルス発生回路2027 からワンショットのパルスが発生され、フリップフロッ プ2028がリセットされ、そのQ出力がローレベルに 立下がる。これによりイコライズ信号のGEQがOR回 路2031を通してローレベルに立下がる。クロックサ イクル2において、クロック信号CLKがハイレベルに 立上がると、このクロック信号CLKの立上がりに応答 して、フリップフロップ2.025の出力により活性化さ れているワンショットパルス発生回路2030から所定 の時間幅を有するワンショットのパルスが発生される。 これにより、OR回路2031を介してイコライズ信号 30 φGEQがハイレベルに立上がる。

【0289】ラップ長4に等しいクロックサイクルが経 過すると、カウンタ2001からラップ長カウントアッ プ信号φwuが発生される。このラップ長カウントアッ プ信号のwuは、半サイクル遅延回路2029を通して 半クロックサイクル遅延されてOR回路2023へ与え られる。したがってOR回路2023の出力は、クロッ クサイクル4におけるクロック信号CLKの立下がりに 応答して、ハイレベルに立上がり、フリップフロップ2 025がリセットされる。これにより、ワンショットパ 40 ルス発生回路2030は非活性状態とされる。クロック ウンタ2001から発生されると(クロックサイクル5 において)、フリップフロップ2028がAND回路2 020およびOR回路2024を介してセットされ、そ のQ出力がハイレベルに立上がる。これにより、イコラ イズ信号φGEQがカウントアップ信号φCNTに応答 してハイレベルに立上がる。上述の一連の動作により、 ラップ長4のデータの書込が行なわれた後に、イコライ ズ信号φGEQをハイレベルとし、また各クロックサイ

120

クルごとにイコライズ信号 $\phi$ GEQをハイレベルに立上 げることができる。

【0290】クロックサイクル11において、再びライ トコマンドが与えられると、同様にして、フリップフロ ップ2016の出力がハイレベルに立上がり、フリップ フロップ2028の出力がローレベルに立下がり、応じ てイコライズ信号 ø G E Q がローレベルに立下がる。ま たフリップフロップ2025は半サイクル経過後にセッ トされ、ワンショットパルス発生回路2030がセット される。クロックサイクル12においてクロック信号C LKが与えられると、ワンショットパルス発生回路20 30から所定の時間幅を有するワンショットパルスが発 生され、応じてイコライズ信号φGEQがハイレベルに 立上がる。クロックサイクル13において、ラップスト ップ動作が行なわれ、リードコマンドが与えられると、 フリップフロップ2016がリセットされる。このとき カウンタ2001はまだカウント動作を行なっている。 しかしながら、フリップフロップ2018のQ出力がリ ードコマンド検出回路2012の出力によりセットさ 20 れ、応じてOR回路2023を介してフリップフロップ 2025がリセットされる。

【0291】クロックサイクル13においては、既にク ロック信号CLKの立上がりに応答してワンショットパ ルス発生回路2030からワンショットのパルス信号が 発生されており、イコライズ信号のGEQは所定期間ハ イレベルとなっている。リード動作時においては、プリ アンプイネーブル信号PAEが発生されるとフリップフ ・ロップ2028がセットされ、応じてイコライズ信号の GEQがハイレベルに立上がる。以上のようにして、各 クロックサイクルごとにイコライズ信号のGEQを所定 期間ハイレベルとすることにより、ライトコマンドが与 えられた場合においてもラップストップ動作を行なうこ とができる。リードコマンドが与えられている場合に は、グローバルIO線対からリードレジスタへのデータ 転送後プリアンプイネーブル信号PAEに従ってイコラ イズが行なわれているため、ラップストップ動作はアク セス時間を増大させることなく実行することができる。 【0292】なおこの図118および図119に示すイ コライズ信号制御方法においても、ローカルIO線対し IOに対しては、第1の制御方法と同様にして、選択さ れたメモリブロックに対してのみローカルIO線対の活 性/非活性が実行される。非選択メモリプロックに対し

## (a) 変更例1

る。

図120は、この第2のイコライズ信号制御方法の第1 の変更例を示すタイミングチャート図である。図120 においては、スタンパイ時においては、イコライズ信号 φGEQ(ローカルイコライズ信号φLEQも同様であ 50 る)は、ローレベルに設定される。すなわちグローバル

てはローカルIO線対LIOはスタンバイ状態を維持す

(62)

特開平6-318391

121

IO線対およびローカルIO線対を含む内部データ線の イコライズはスタンバイ時においては実行されない。列 選択開始指示が与えられたときのみイコライズ信号

のG EQおよびøLEQの活性化が実行される。

【0293】図120に示す動作においては、クロック サイクル1において、ライトコマンドが与えられると、 次のクロック信号CLK(クロックサイクル2)の立上 (ハイレベルとなる)。次いで、クロックサイクル3お よび4それぞれにおけるクロック信号CLKの立上がり 10 ベルとされる。ラップ長カウンタがラップ長をカウント すると、次のクロックサイクル(クロックサイクル5) のクロック信号CLKの立上がりに応答して、イコライ ズ信号のGEQが所定期間活性化される。図121は、 図120に示すイコライズ信号制御方法を実現するため の回路構成の一例を示す図である。図121において、 コラムアクセス判定回路2000は、図118に示す回 路構成と同様の構成を備える。この図121に示すコラ ムアクセス判定回路2000においては、図118に示 20 す構成要素と対応する部分には同一の参照番号を付す。

【0294】イコライズ信号発生回路2002は、フリ ップフロップ2016の出力を半クロックサイクル遅延 させる半サイクル遅延回路2021と、フリップフロッ プ2018の出力とカウントアップ信号

のCNTを受け るOR回路2035と、半サイクル遅延回路2021の 出力の立上がりに応答してセットされ、OR回路203 5の出力の立上がりに応答してリセットされるセット/ リセットフリップフロップ2025と、フリップフロッ プ2018の出力とプリアンプイネーブル信号PAEを 30 受けるAND回路2022と、AND回路2022の出 力に応答して所定の時間幅を有するワンショットのパル ス信号を発生するワンショットパルス発生回路2036 と、フリップフロップ2025のQ出力がハイレベルの ときに活性化され、クロック信号CLKの立上がりに応 答して所定の時間幅を有するワンショットのパルス信号 を発生するワンショットパルス発生回路2030と、ワ ンショットパルス発生回路2036および2030の出 力を受けるOR回路2037を含む。OR回路2037 からイコライズ信号 φ E E Q が発生される。次に動作に 40 ついて説明する。

【0295】ライトコマンドが与えられた場合には、半 サイクル遅延回路2021の出力は、ライトコマンドが 与えられたクロックサイクルのクロック信号CLKの立 下がりに応答してハイレベルに立上がり、フリップフロ ップ2024がセットされる。これにより、ワンショッ トパルス発生回路2030が活性化される。このとき既 にクロック信号CLKはローレベルに立下がっており、 ワンショットパルス発生回路2030からは図120に 示す第1クロックサイクルにおいてはワンショットパル 50 キテクチャーは、データ入出力端子それぞれに対して8

122

スは発生されない。クロックサイクル2、3および4に おいて、クロック信号CLKの立上がりに同期してワン ショットパルス発生回路2030から所定の時間幅を有 するワンショットが発生される。これに応答して、イコ ライズ信号のGEQが所定期間クロック信号CLKに同 期してハイレベルとなる。

【0296】ラップ長データが書込まれると、このラッ プ長に等しいクロックサイクルが経過した後の次のクロ ックサイクルのクロック信号の立上がりに応答してカウ ンタ2001からカウントアップ信号のCNTが発生さ れる。これによりOR回路2035の出力がハイレベル に立上がりフリップフロップ2025の出力Qがローレ ベルとなる。このフリップフロップ2025の出力Qが ローレベルに立下がる前に、クロック信号CLKは先に ハイレベルとなっており、ワンショットパルス発生回路 2030からは所定の時間幅を有するパルス信号が発生 される。これに従って、クロックサイクル5(図120 参照)のクロック信号CLKの立上がりに応答して、イ コライズ信号。GEQがハイレベルに所定期間立上が ルとなってフリップフロップ2025がリセットされた とき、ワンショットパルス発生回路2030は不活性状 態とされる。しかしながら、このワンショットパルス発 生回路2030に、フリップフロップ2025の出力Q がハイレベルのときにクロック信号CLKを通過させる トランスミッションゲートを設けておけば、ワンショッ トパルス発生回路2030は、フリップフロップ202 5の出力Qがリセット時にローレベルとなっても、確実 に所定の時間幅を有するワンショットのパルスを発生す ることができる。

【0297】リードコマンドが与えられた場合には、プ リアンプイネーブル信号PAEに応答してワンショット パルス発生回路2036が所定時間幅を有するワンショ ットのパルスを発生する。これにより、イコライズ信号 φGEQがOR回路2037により、所定時間ハイレベ ルとなる。ライトコマンドが与えられ、ラップストップ 動作が指定された場合には、フリップフロップ2025 は、OR回路2035によりリセットされる。この場合 においても、そのラップストップ動作を指定するクロッ クサイクルにおいては、ワンショットパルス発生回路2 030からは所定の時間幅を有するワンショットパルス がクロック信号CLKに応答して発生されている。これ により、確実にラップストップ動作が指定されても、イ ことができる。

【0298】(b) 変更例2

上述の構成においては、64ビットのデータが同時にリ ードレジスタへ転送されるか、またはライトレジスタか ら内部データ線へ順次データを書込んでいる。このアー (63)

特開平6-318391

123

ビットのレジスタが設けられている構成に対応する。別 のアーキテクチャーも考えられる。すなわち、レジスタ を設けずに、内部にラッチを設けておき、内部データ線 を介して順次分割して(時分割的に)データを転送す る。この場合においては、データ読出時においても、順 次内部データバスを介してデータが転送される。この場 合には、リードコマンドおよびライトコマンドいずれが 与えられてもデータ転送後内部データ線をイコライズす る。この制御方法を図122および図123に示す。

【0299】図122に示すイコライズ信号制御方法に 10 おいては、内部データ線DBは1つ利用されるだけであ る(8ビット幅のデータ線)。イコライズ信号IOEQ は、内部データ線DBに設けられたイコライズトランジ スタを活性化/非活性化する。イコライズ信号IOEQ がハイレベルのとき、内部データ線DBのイコライズが 行なわれ、イコライズ信号IOEQがローレベルのとき には内部データ線DBのイコライズは行なわれない。図 122に示すように、スタンパイ状態において内部デー タ線DBのイコライズが行なわれる場合、スタンバイ時 る。クロックサイクル1において、列選択指示信号(ラ イトコマンド)が与えられると、イコライズ信号 IOE Qがローレベルとなる。以降、ラップ長がカウントさ れ、そのカウント動作の間クロック信号CLKの立上が りに同期してイコライズ信号IOEQが所定期間ハイレ ベルに立上がる。ラップ長に等しい数のクロックサイク ルが経過した後、次のクロックサイクルにおけるクロッ ク信号CLKの立上がりに応答して、イコライズ信号I OEQがハイレベルとなる。

【0300】データ読出指示が与えられた場合には、リ ードコマンドが与えられてからイコライズ信号IOEQ を非活性状態のローレベルとする。内部データ線DBに データが現われると、これらは順次データ出力部へ伝達 される。したがって、データ分割転送アーキテクチャー においては、リードコマンドが与えられた場合において は、リードデータの転送を示すプリアンプイネーブル信 号PAEに対応する信号がリードデータの転送のために 発生される。したがって、このプリアンプイネーブル信 号PAEに相当するリードデータ転送信号をトリガとし る。これにより、ライトコマンドおよびリードコマンド いずれが与えられても、各データ転送を、内部データ線 DBをイコライズすることができる。この図122に示 すイコライズ信号の制御方法は、図118に示す回路を 用いて実現することができる。

【0301】図123においては、スタンパイ時におい てイコライズ信号IOEQはローレベルにあり、内部デ ータ線DBはフローティング状態にある。図123に示 すクロックサイクル1において、列選択指示 (ライトコ ック信号CLKの立上がりに同期してイコライズ信号I OEQが所定期間ハイレベルとなる。ラップ長に等しい クロックサイクルが経過した後、次のクロックサイクル のクロック信号CLKの立上がりに応答してイコライズ 信号IOEQが所定期間ハイレベルとなる。この図12 3に示すタイミング制御方法においても、リードコマン

124

ドが与えられた場合には、リードデータのデータバスか らデータ出力部への転送後イコライズ信号IOEQが所 定期間ハイレベルとされる。この場合においても、プリ アンプイネーブル信号PAEに対応する信号が発生さ

れ、この信号をトリガとしてイコライズ信号IOEQが 所定期間ハイレベルとされる。

【0302】なお図123に示すタイミング制御におい ては、ラップ長データのすべての書込完了後に発生され るイコライズ信号IOEQのタイミングは、クロックサ イクル2、3および4において発生されるイコライズ信 号IOEQの発生タイミングよりも少し遅れているよう に示されている。この構成は、図118に示す回路構成 において、フリップフロップ2028の代わりにOR回 においては、イコライズ信号IOEQはハイレベルであ 20 路2024の出力に応答してワンショットのパルスを発 生するパルス発生回路を用いることにより実現すること ができる。この構成の場合、OR回路2026およびワ ンショットパルス発生回路2027は用いられない。上 述のように、各クロックサイクルごとに内部データ線D BまたはグローバルIO線対およびローカルIO線対を イコライズすることにより、データ転送に悪影響を及ぼ すことなくラップストップ動作を実現することができ、 髙速アクセスを実現することができる。

> 【0303】(iii) 第3のイコライズ信号タイミ 30 ング制御方法

図124は、第3のイコライズタイミング制御方法を示 すタイミングチャート図である。この図124に示す制 御方法においては、ラップデータの書込時において、2 クロックサイクルごとにイコライズ信号のGEQが活性 状態とされる。内部データ線、すなわちグローバルIO 線対GIO1~GIO4は、2クロックサイクルごとに イコライズされるため、ライトレジスタからグローバル IO線対へのデータ転送およびメモリセルへのデータの **書込が2クロックサイクルの間に実行される。したがっ** て、イコライズ信号IOEQを所定期間ハイレベルとす 40 て、クロックサイクルが短くなった場合においても、十 分余裕をもってライトレジスタからグローバルIO線対 へのデータ転送およびメモリセルへのデータ書込を行な うことができ、高速クロックで動作を行なうことが可能

【0304】図124において、スタンパイ状態におい る。クロックサイクル1において、列選択開始指示信号 (ライトコマンド) が与えられると、イコライズ信号 6 GEQが非活性状態のローレベルとされる。クロック信 マンド)が与えられると、次のクロックサイクルのクロ 50 号CLKに応答して、データが書込まれ、順次グローバ

125

ルIO線対上へ伝達される。ライトコマンドが与えら れ、列選択動作が指定されてから2クロックサイクル経 過すると、クロック信号CLKの立上がりに応答して、 イコライズ信号φGEQが所定期間ハイレベルとされ る。これにより、グローバルIO線対GIO1~GIO 4がイコライズされる。列選択開始指示信号が与えられ てからラップ長に等しいクロックサイクルが経過する と、次のクロックサイクル(サイクル5)において、イ 

【0305】上述のように、2クロックサイクルごとに イコライズ信号。GEQを所定時間ハイレベルの活性状 態としてグローバルIO線対のイコライズを行なうこと により、クロックサイクルが短い場合においても十分余 裕をもってデータの書込およびグローバルIO線対およ びローカルIO線対のイコライズを実行することがで き、高速クロック信号に同期して動作することができ る。図125は、図124に示すイコライズ信号制御系 の構成を示す図である。この図125においては、図1 00ないし図107に示す信号WDE、/WERSTお 20 よび

の

RESが利用される。図100ないし図107を 参照して説明した書込回路の動作においては、2ピット 単位でデータの書込が実行されている。したがって、そ こで用いられた制御信号を利用すれば、容易に2クロッ クサイクルごとにイコライズ信号のGEQを活性状態の ハイレベルに駆動することができる。

【0306】図125を参照して、イコライズ信号発生 回路2002は、書込制御信号WDEとリードコマンド 検出信号(図121に示すフリップフロップ2018か ら与えられる) を受けるOR回路2040と、OR回路 30 2040の出力の立上がりに応答して所定の時間幅を有 するワンショットのパルスを発生するワンショットパル ス発生回路2042と、リセット信号 中RES (図98 参照)とプリアンプイネーブル信号PAEを受けるOR 回路2044と、OR回路2044の出力の立上がりに 応答してセットされ、ワンショットパルス発生回路20 42の出力に応答してリセットされるフリップフロップ 2046と、書込制御信号/WERSTの立下がりに応 答して所定の時間幅を有するワンショットのパルス信号 を発生するワンショットパルス発生回路2048と、フ 40 リップフロップ2046のQ出力とワンショットパルス 発生回路2048の出力とを受けるOR回路2049を 含む。OR回路2049からイコライズ信号φGEQが 発生される。

【0307】リセット信号のRESは、図98に示すよ うに、ライトコマンドが与えられてから、ラップ長+1 のクロック信号をカウントしたときに所定期間ハイレベ ルに駆動される。魯込許可信号WDEは、ライトコマン ドが与えられてからこのリセット信号のRESが与えら

126

号/WERSTは、図101に示す動作波形図から明ら かなように、ライトコマンドが与えられたとき、2クロ ックサイクルごとに所定期間ローレベルとされる。この 書込制御信号/WERSTの立下がりごとに所定幅のワ ンショットパルスを発生してイコライズ信号のGEQを ハイレベルの活性状態に駆動する。次に動作について簡 単に説明する。ライトコマンドが与えられた場合、書込 指示信号WDEがハイレベルの活性状態となり、OR回 路2040を介してワンショットパルス発生回路204 2が駆動され、ワンショットのパルスを発生する。これ に応答して、フリップフロップ2046はリセットさ れ、Q出力がローレベルとされる。

【0308】この書込許可信号WDEがハイレベルの活 性状態のとき、ライトコマンドが与えられてから2クロ ックサイクルごとに所定期間信号/WERSTがローレ ベルに立下がる。この立下がりに応答してワンショット パルス発生回路2048は所定の時間幅を有するワンシ ョットのパルス信号を発生する。これにより、OR回路 2049を介してイコライズ信号 ΦGEQが所定期間ハ イレベルの活性状態とされる。ライトコマンドが与えら れてからラップ長に等しいクロックサイクルが経過する と、次のクロックサイクルのクロック信号の立上がりに に駆動される。これに応答して、フリップフロップ20 46がセットされ、そのQ出力がハイレベルとなり、イ コライズ信号φGEQがハイレベルに設定される。

【0309】これにより、2クロックごとにイコライズ 信号

の

GEQ

を

ハイレベル

に

所定

期間

駆動する

ことが

で き、またすべてのラップ長データの書込完了時にはリセ イレベルに維持することができる。なお、ラップ長が4 の場合、書込制御信号/WERSTが第5クロックサイ クルのクロック信号CLKの立上がりに応答してローレ ベルに駆動され、また同様にリセット信号のRESも発 生される。この場合、特にリセット信号のRESに従っ てイコライズ信号φGEQを活性状態とする場合には、 ライトコマンドが与えられてからラップ長に等しいクロ ックサイクルが経過したときに、このワンショットパル ス発生回路2048の動作を禁止する構成を用いればよ い。これにより、第5クロックサイクルにおける書込制 御信号/WERSTの立下がりを無視してリセット信号 φRESに従ってイコライズ信号φGEQをハイレベル に活性化することができる。

【0310】また制御信号/WERSTに代えて、図1 01等に示すように制御信号/WERSTfが用いられ てもよい。図126は、スタンパイ時にイコライズ信号 φGEQがローレベルの非活性状態に維持される場合の タイミング制御方法を示す図である。図126に示す構 成においては、列選択開始指示信号(ライトコマンド) れるまでハイレベルの活性状態を維持する。 審込制御信 50 が与えられると、2クロックサイクル経過後のクロック (65)

特開平6-318391

127

サイクル3において所定期間イコライズ信号 oGEQが ハイレベルに立上げられる。ラップ長に等しいクロック サイクルが経過すると、次のクロック信号CLKの立上 がりに応答して所定期間イコライズ信号のGEQがハイ レベルに立上げられる。この図126の構成を実現する ためには、図125に示す構成において、フリップフロ ップ2046に代えて所定の時間幅を有するワンショッ トのパルスを発生するワンショットパルス発生回路が用 いられればよい。この図126の構成を実現するために は、図125に示す構成において、フリップフロップ2 046に代えて所定の時間幅を有するワンショットのパ ルスを発生するワンショットパルス発生回路が用いられ ればよい。この場合、ワンショットパルス発生回路20 42およびOR回路2040は利用されない。

【0311】また、信号/WERSTを受けるワンショ ットパルス発生回路と、信号PAEに応答してワンショ ットのパルスを発生するワンショットパルス発生回路 と、これらのワンショットパルス発生回路の出力を受け るORゲートとを用い、このORゲートからイコライズ の場合には、バースト (ラップ) ストップはライトコマ ンドが与えられてから偶数クロックサイクルごとに行な うことが要求される。以上のように、第1ないし第3の イコライズ信号タイミング制御方法を利用すれば、デー タの書込または読出前に内部データ線のイコライズを行 なう必要がなく、高速でデータの入出力を行なうことが できる。またリードデータの出力部への転送後または書 込データのメモリセルへの書込後(内部データ線上への 伝達の後) 内部データ線がイコライズされているため、 最適なタイミングでイコライズ信号を活性化することが 30 できる。

【0312】「書込マスク回路」以下の書込マスク回路 の構成は、図100ないし図107に示す書込回路制御 系の構成を参照して説明する。以下の説明においては、 ラップ長が2以上の場合にあり、ラップストップ長が2 に設定されている場合の書込制御信号の発生態様を例と して示す。このラップストップ長が2に設定されている 場合には、列アクセスが開始されてから、すなわちライ トコマンドが与えられてから2クロック経過後の第3ク ロックサイクルのクロック信号CLKの立上がりに応答 40 して信号/WERSTfがローレベルに立下がる。以 降、ラップ長データの書込が行なわれるとき、2クロッ クサイクルごとに信号/WERST f はローレベルに所 定期間立下がる。信号/WERSTfおよび/WERS Tがともにハイレベルのときにラップアドレス/WWY i がラッチされ、このラッチされたラップアドレス/W WYIに従って書込回路の書込データの取込および、ラ イトレジスタへのデータの転送およびグローバルIO線 対GIOへのデータ転送が実行される。

【0313】 書込回路およびライトレジスタの詳細構成 50

128

は図96を参照されたい。信号WEEiがハイレベルの とき、図96に示すように、信号WDEがハイレベルに あれば、書込回路WGIからライトレジスタWRIへの データ転送およびグローバル I O線対G I O上へのデー 夕転送が実行される。このとき、図100に示すよう に、内部ライトマスク信号MDがハイレベルにあれば、 ラップアドレス/WWY i が無視され、内部書込指示信 号WEEiはローレベルを維持する。内部ライトマスク 信号MDは、各クロックサイクルにおいて所定期間デー 10 夕書込禁止を示すハイレベルの活性状態に維持される。 クロック信号CLKの立上がりエッジで、外部ライトマ スク信号DQMがハイレベルにあれば、この内部ライト マスク信号MDをハイレベルに維持する。これにより、 データの書込を禁止する。データ書込は内部ライトマス ク信号MDがローレベルの非活性状態のときに実行され

【0314】上述のように、各クロックサイクルにおい て、内部ライトマスク信号MDを活性状態のハイレベル に設定しておき、ライトマスクがかけられていないとき 信号 φ G E Q が発生されるように構成されてもよい。こ 20 所定期間経過後に内部ライトマスク信号 M D をローレベ ルとしてデータの書込を実行する。この構成は以下の利 点を与える。外部ライトマスク信号DQMがハイレベル の活性状態にあるかローレベルの不活性状態にあるかを 判別した後に内部ライトマスク信号MDを活性状態のハ イレベルにすると、ライトマスクの判定結果が確定する まで内部データの書込を待機する必要がある。この場 合、書込制御信号の確定は内部ライトマスク信号MDが 確定するまで遅らせる必要がある。またこのとき、誤書 込を防止するために内部ライトマスクデータMDの確定 と内部書込指示信号(信号WEEi等)の発生との間に タイミングマージンを持たせる必要がある。このため高 速でデータを書込むことができなくなる。

> 【0315】しかしながら、各クロックサイクルにおい て内部ライトマスク信号MDを所定期間ハイレベルとし ておき、この間に外部ライトマスク信号DQMの活性/ 非活性を判別し、その判別結果に従って内部ライトマス ク信号MDの活性状態の維持および非活性化を制御すれ ば、書込制御信号/WERSTfなどの発生タイミング は常時一定とすることができ、高速でデータを書込むこ とができる。したがって、外部ライトマスク信号DQM が非活性状態のローレベルにあれば、高速でデータを書 込むことができる。図128は内部ライトマスク信号を 発生するための回路構成の一例を示す図である。図12 8を参照して、内部ライトマスク発生系は、外部クロッ ク信号ext. CLKに応答して外部から与えられるラ イトマスク信号ext. DQMを取込むダイナミックラ ッチ2050と、外部クロック信号ext. CLKの立 上がりに応答して所定の時間幅を有するワンショットの パルス信号を発生するワンショットパルス発生回路20 52と、ワンショットパルス発生回路2052の出力を

(66)

10 する。

特開平6-318391

129

所定の時間下遅延させる遅延回路2054と、ダイナミックラッチ2050の出力OUTと遅延回路2054の出力とを受けるゲート回路2056と、ワンショットパルス発生回路2052の出力に応答してセットされ、ゲート回路2056の出力に応答してリセットされるセット/リセットフリップフロップ2058を含む。セット/リセットフリップフロップ2058から内部ライトマスク信号MDが発生される。この内部ライトマスク信号MDは、図100に示す回路1218へ与えられる。

【0316】ワンショットパルス発生回路2052は、 内部クロック信号ext. CLKを所定時間遅延させる 遅延回路2053と、遅延回路2053の出力と外部ク ロック信号ext. CLKを受けるゲート回路2055 を含む。ゲート回路2055は、遅延回路2053の出 カがローレベルのときにありかつ外部クロック信号ex t. CLKがハイレベルのときにハイレベルの信号を出 力する。したがって、ゲート回路2055からは、遅延 回路2053が有する遅延時間だけの時間幅を有するワ ンショットのパルスが発生される。この遅延回路205 3が有する遅延時間は遅延回路2054が有する遅延時 20 間Tよりも小さくされる。フリップフロップ2058に おけるセット入力Sとリセット入力Rに同時にハイレベ ルの信号が印加されるのを防止するためである。ゲート 回路2056は、遅延回路2054の出力がハイレベル にあり、ダイナミックラッチ2050の出力〇UTがロ ーレベルのときにハイレベルの信号を出力する。

【0317】図129は、図128に示すダイナミック ラッチの具体的構成の一例を示す図である。図129に おいて、ダイナミックラッチ2050は、電源電位ノー ド2063と出力ノード2061との間に設けられ、ク 30 ロック信号CLKに応答して導通するpチャネルMOS トランジスタ2060と、電源電位ノード2063と出 カノード2061との間に設けられ、出力信号OUTに 応答して導通するpチャネルMOSトランジスタ206 2と、出力ノード2061と内部ノード2069との間 に設けられ、入力信号IN(外部マスク信号DQM)に 応答して導通するnチャネルMOSトランジスタ206 4と、出力ノード2061と内部ノード2069との間 に設けられ、出力信号OUTに応答して導通するnチャ ネルMOSトランジスタ2066と、内部ノード206 9と接地電位ノード2065との間に設けられ、クロッ ク信号CLKに応答して導通するnチャネルMOSトラ ンジスタ2076を含む。トランジスタ2062および 2066は互いに相補的に導通状態となる。

【0318】ダイナミックラッチ2050はさらに、電源電位ノード2063と出力ノード2067との間に設けられ、クロック信号CLKに応答して導通するpチャネルMOSトランジスタ2070と、相補出力信号/OUT (ノード2061上の電位) に応答して導通するpチャネルMOSトランジスタ2068と、出力ノード250

067と内部ノード2069との間に設けられ、そのゲートに基準電位Vrefを受けるnチャネルMOSトランジスタ2074と、出力ノード2067と内部ノード2069との間に設けられ、相補出力信号/OUTに応答して導通するnチャネルMOSトランジスタ2072を含む。基準電位Vrefは電源電位ノード2063に与えられる電位と接地ノードに与えられる電位の間の中間電位である。次に図129に示すダイナミックラッチの動作をその動作波形図である図130を参照して説明

130

【0319】クロック信号CLKがローレベルのとき、 トランジスタ2060および2070がともにオン状 態、トランジスタ2076がオフ状態である。この状態 においては、ダイナミックラッチはプリチャージ状態に あり、出力ノード2061および2067はともに電源 電位ノード2063に与えられる電源電位レベルにプリ チャージされる。クロック信号CLKがハイレベルのと き、トランジスタ2060および2070がともにオフ 状態、トランジスタ2076がオン状態となる。入力信 号INが基準電位Vrefよりも低いローレベルのと き、トランジスタ2064のコンダクタンスがトランジ スタ2074のコンダクタンスよりも小さくなり、出力 ノード2067は出力ノード2061よりも高速に放電 される。出力ノード2067の電位が低下すると、トラ ンジスタ2062がオン状態、トランジスタ2066が オフ状態となり、出力ノード2061は、高速で電源電 位レベルにまで充電される。

【0320】一方、出力ノード2061の電位の立上が りに応答して、トランジスタ2068がオフ状態、トラ ンジスタ2072がオン状態となり、出力ノード206 7は急速にローレベルに低下する。これにより、出力信 号OUTがローレベル、相補出力信号/OUTはハイレ ベルを維持する。一旦出力信号OUTおよび/OUTの 電位レベルがローレベルおよびハイレベルに確定する と、途中で入力信号INがローレベルからハイレベルへ 立上がってもその状態は変化しない。トランジスタ20 62、2066、2068および2072の電流駆動力 は、トランジスタ2064および2074の電流駆動力 よりも大きくされているためである。次いで再びクロッ ク信号CLKがローレベルに立下がると、出力ノード2 061および2067はトランジスタ2060および2 070により電源電位レベルにまで充電される。このと きトランジスタ2076はオフ状態となっており、ノー ド2061および2067の放電経路は存在しないた め、高速で出力ノード2061および2067は充電さ れる。

【0321】入力信号 I Nがハイレベルのときにクロック信号 C L Kがハイレベルに立上がると、出力ノード2067上から出力される信号 O U Tがハイレベル、出力ノード2061から出力される信号 / O U Tがローレベ

ルとなる。上述の構成により、クロック信号CLKの立上がりエッジで入力信号INを取込みかつラッチすることができる。次に、図128に示す回路の動作をその動作波形図である図131を参照して説明する。ダイナミックラッチ2050の出力OUTは、外部クロック信号ext.CLKがローレベルのときにはハイレベルにプリチャージされている。クロック信号CLKの立上がりエッジでラッチ2050の入力INに与えられる外部マスクデータext.DQMが外部クロック信号ext.CLKの立上がりエッジでローレベルにあれば、ラッチ2050の出力信号OUTはクロック信号CLKがハイレベルの間ローレベルとなる。

【0322】ワンショットパルス発生回路2052は、 外部クロック信号ext. CLKの立上がりエッジで所 定の時間幅を有するワンショットのパルス信号を発生し ている。このワンショットパルス発生回路2052から のワンショットパルスに応答して、フリップフロップ2 058がセットされるため、そのQ出力から出力される 内部ライトマスク信号MDがハイレベルへ立上がる。ワ 20 ンショットパルス発生回路2052からワンショットパ ルスが発生されてから所定時間Tが経過すると、遅延回 路2054からワンショットのパルスが発生される。こ のとき、ダイナミックラッチ2050の出力OUTから の信号がローレベルであれば、ゲート回路2056は、 遅延回路2054の出力を通過させる。これにより、フ リップフロップ2058がリセットされ、その出力Qか ら出力される内部ライトマスク信号MDがローレベルと なる。

【0323】外部クロック信号ext. CLKがハイレ ベルの場合には、ダイナミックラッチ2050の出力〇 UTはハイレベルとなる。この状態において、ゲート回 路2056の出力はローレベルにある。外部クロック信 号ext. CLKの立上がりエッジにおいて外部ライト マスク信号DQMがハイレベルに設定されると、ダイナ ミックラッチ2050の出力OUTは、クロック信号C LKが立上がっても、変化せずハイレベルを維持する。 この状態においては、ゲート回路2056の出力はロー レベルに固定される。したがって、ワンショットパルス 発生回路2052からワンショットのパルスが発生さ れ、フリップフロップ2058がセット状態とされて も、このサイクルにおいては、フリップフロップ205 8はリセットされない。したがって内部ライトマスク信 号MDはこのライトマスク信号DQMに与えられたクロ ックサイクルの間ハイレベルを維持する。遅延回路20 5 4 から発生されるワンショットパルス信号はゲート回 路2056により無視されるためである。

【0324】次のサイクルにおいて、外部ライトマスク 信号ext. DQMがローレベルの場合には、ワンショットパルス発生回路2052からのワンショットパルス 50 132

により、フリップフロップ2058はセットされた後、遅延回路2054およびゲート回路2056を介してリセットされる。上述の構成により、各クロックサイクルごとに内部ライトマスク信号MDを発生しておき、外部ライトマスク信号ext.DQMが活性状態にありライトマスク信号ext.DQMが活性状態にありライトマスクを指定している場合に内部ライトマスク信号MDのリセットを禁止することにより、内部データの書込タイミングは、すべて内部クロック信号CLKの立上がりエッジからの期間で設定することができ、高速でデークの書込を行なうことができる。また他の書込制御信号の活性化タイミングも、遅延回路2054が与える遅延時間を考慮して設定すればよく、内部書込制御信号と内部ライトマスク信号MDとのタイミングマージンを考慮する必要はなく、高速でデータの書込を行なうことができる。

【0325】また製造プロセス変動などにより、内部ラ イトマスク信号MDのパルス幅が異なったとしても、他 の内部書込制御信号とマスク信号MD両者がデータ書込 状態を示したときにデータ書込が行なわれるため、他の 内部書込制御信号のタイミングにマージンを設ける必要 はない。図133は、ダイナミックラッチの変更例を示 す図である。図132において、ダイナミックラッチ2 050に含まれるイネーブル用トランジスタ2076と 接地電位ノード2065の間に、アレイアクティブコマ ンド指示信号のAAに応答して導通するnチャネルMO Sトランジスタ2080が設けられる。アレイアクティ 指定された期間のみ活性状態とされる。したがってこの ダイナミックラッチ2050は、アレイへのアクセスが 30 指定されたときのみ活性状態とされる。ダイナミックラ ッチ2050は、トランジスタ2080がオフ状態の場 合放電経路は存在しないため、その出力OUTおよび/ OUTはともにハイレベルを維持する。これにより、ダ イナミックラッチ2050における消費電流の低減を図

【0326】図133は、内部ライトマスク発生用フリップフロップをセットするためのワンショットパルス発生部の変更例を示す図である。図133において、アレイアクティプ検出信号のAAと外部クロック信号ext.CLKを受けるAND回路2081が、ワンショットパルス発生回路2052の前段に設けられる。AND回路2081は、アレイアクティブ検出信号のAAがハイレベルのときのみ外部クロック信号ext.CLKを通過させる。アレイアクティブ検出信号のAAがローレベルのときにはAND回路2081はローレベルの信号を出力する。これにより、ワンショットパルス発生回路2052からは、アレイアクティブ動作時においてのみワンショットのパルスが発生され、フリップフロップのセット/リセットが実行される。これにより、ワンショットパルス発生回路2052からのパルス発生動作をア

(68)

特開平6-318391

133

レイアクティブ動作期間のみに限定し、消費電流の低減 を図る。

【0327】図134は、ワンショットパルス発生回路 の変更例を示す図である。図134において、ワンショ ットパルス発生回路2052は、アレイアクティブ検出 Sトランジスタ2090と、遅延回路2053の出力の 反転信号を受けるpチャネルMOSトランジスタ209 1と、クロック信号CLKの反転信号/CLKを受ける ジスタ2090ないし2092は、電源電位ノード20 63と出力ノード2096との間に直列に接続される。 ワンショットパルス発生回路2052はさらに、反転ク ロック信号/CLKをゲートに受けるnチャネルMOS トランジスタ2093と、遅延回路2053の出力の反 転信号をゲートに受けるnチャネルMOSトランジスタ 2094と、反転アレイアクティブ検出信号/ ΦAAを ゲートに受けるnチャネルMOSトランジスタ2095 を含む。トランジスタ2093ないし2095は、出力 並列に接続される。

【0328】遅延回路2053の出力の反転信号は、遅 延回路2053が、インパータの縦続接続により構成さ れる場合、このインパータの数を奇数個とすることによ り生成される。図134に示すワンショットパルス発生 回路の構成においては、アレイアクティブ検出信号 ø A Aがハイレベルにあり、アレイアクティブコマンドが与 えられた場合には、信号/ φ A A がローレベルとなり、 トランジスタ2090がオン状態、トランジスタ209 5がオフ状態となる。これにより、遅延回路2053の 30 出力の反転信号および反転クロック信号/CLKがとも にローレベルとなったときにハイレベルの信号が出力さ れる。一方、プリチャージ状態においては、アレイアク アクティブ検出信号/ Φ A A はハイレベルとなる。この 状態では、トランジスタ2090がオフ状態、トランジ スタ2095がオン状態となり、出力ノード2096は 接地電位レベルに固定される。

【0329】なお、トランジスタ2090がオフ状態の ときに、トランジスタ2090とトランジスタ2090 の接続ノードおよびトランジスタ2091とトランジス タ2092の接続ノードがフローティング状態となるの を防止するために、出力ノード2096とこれらのノー ドとの間に信号/ΦAAに応答して導通するnチャネル MOSトランジスタが設けられてもよい。図135は、 構成を示す図である。図135において、アレイアクテ ィブ検出信号発生系は、信号/RASおよび/WEに従 ってアクティブコマンドが与えられたことを検出するア クティブコマンド検出回路2085と、ロウアドレスス 50 134

トロープ信号/RASとライトイネーブル信号/WEに 従ってプリチャージコマンドが与えられたことを検出す るプリチャージコマンド検出回路2086と、アクティ プコマンド検出回路2085の出力に従ってセットさ れ、プリチャージコマンド検出回路2086の出力に従 ってリセットされるセット/リセットフリップフロップ 2087を含む。フリップフロップ2087からのQ出 アクティブコマンド検出回路2085およびプリチャー pチャネルMOSトランジスタ2092を含む。トラン 10 ジコマンド検出回路2086は、図39に示す信号/R ASおよび/WEの状態の組合せに従ってアクティブコ マンドおよびプリチャージコマンドが与えられたか否か を判別する。

【0330】この図135に示す構成において、さらに チップセレクト信号/CSが利用されてもよい。信号/ RASおよび/WEは内部信号であってもよく、また外 部信号であってもよい。これらの信号が外部信号の場合 には、アクティブコマンド検出回路2085およびプリ チャージコマンド検出回路2086は、クロック信号C ノード2096と接地電位ノード2065の間に互いに 20 LKの立上がりエッジでこれらの信号の状態を取込み、 その状態の判別を行なう。この構成において、検出回路 2085および2086には特にラッチ回路は必要とさ れない。論理ゲートのみを用いて構成することができ る。フリップフロップ2087が用いられており、パル ス信号により、フリップフロップ2087のセット/リ セットを行なうことができるからである。またタイミン グ的に余裕がある場合には、ライトコマンドが与えられ たときのみこのフリップフロップ2058が動作するよ うに構成されてもよい。

> 【0331】図136は、内部マスクデータ発生回路の 変更例およびその動作波形を示す図である。図136 (A) を参照して、内部マスクデータ発生回路は、外部 クロック信号ext. CLKの立上がりに応答して所定 期間の "H"となるパルス信号 φ C K を発生するワンシ ョットパルス発生回路2100と、ワンショットパルス 信号φCKをラッチイネーブル入力LEに受け、外部ラ イトマスク信号ext. DQMを入力INに受けるダイ ナミックラッチ2102と、ワンショットパルス信号の CKを反転するインバータ回路2106と、ダイナミッ 40 クラッチ2102の出力OUTを所定時間遅延させる遅 延回路2104と、インパータ回路2106からの信号 / o C K の立下がりに応答してセットされ、遅延回路 2 104からの出力信号DQMが "L" のときにリセット されるフリップフロップ2108を含む。フリップフロ ップ2108のQ出力から内部ライトマスク信号MDが 出力される。

【0332】ダイナミックラッチ2102は、先に図1 29を参照して示した回路と同様の構成を備え、そのラ ッチイネープル入力LEに与えられる信号oCKが "H"のときにその入力 I Nに与えられる外部ライトマ

(69)

特開平6-318391

1.35

スク信号ext. DQMを取込み出力ノードOUTから 出力する。信号 φ C K が "L" の場合には、ダイナミッ クラッチ2102の出力OUTはハイレベルとなる。フ リップフロップ2108は、そのセット入力/Sに与え られる信号/oCKがローレベルとなるとその出力MD をハイレベルに立上げる。フリップフロップ2108 は、リセット入力/Rに与えられる信号DQMがローレ ベルのときにリセットされ、内部ライトマスク信号MD をローレベルに立下げる。次にこの図136(A)に示 す内部ライトマスク信号発生回路の動作をその動作波形 10 図である図136 (B) を参照して説明する。

【0333】内部クロック信号ext. CLKがハイレ ベルへ立上がると、この立上がりに応答して所定の時間 幅(ワンショットパルス発生回路2100に含まれる遅 延回路の遅延時間) により決定されるハイレベルとなる 信号 o C K を発生する。これによりダイナミックラッチ 2102がそのときに与えられている外部ライトマスク 信号ext. DQMを取込む。インバー夕回路2106 が、信号

のCKを反転して信号

して任号

のCKを発生する。こ ライトマスク信号MDがハイレベルへ立上がる。遅延回 路2104は、ダイナミックラッチ2102の出力OU Tから発生される信号を所定時間遅延させている。外部 ライトマスク信号ext. DQMがローレベルのとき信 号oCKがハイレベルのとき、ダイナミックラッチ21 02の出力ΟυΤはローレベルとなる。信号/φCKが ハイレベルに立上がると、遅延回路2104から出力さ れる信号DQMがローレベルであるため、フリップフロ ップ2108がリセットされ、内部ライトマスク信号M Dがローレベルに立下がる。

【0334】外部ライトマスク信号 ext. DQMが外 部クロック信号 ext. CLKの立上がりでハイレベル のとき、遅延回路2104の出力DQMはこのクロック サイクル期間ハイレベルを維持する。したがって、フリ ップフロップ2108はリセットされず、内部ライトマ スク信号MDはハイレベルを維持する。上述の構成によ り外部ライトマスク信号ext. DQMの活性/非活性 に応じて内部ライトマスク信号MDの活性/非活性を決 定することができる。以上のように、内部ライトマスク が与えられたときのみ内部ライトマスク信号を持続的に 活性状態とする構成により、内部ライトマスク信号と他 の書込制御信号のタイミング関係を考慮する必要がなく なり、高速でデータの書込を行なうことができる。

【0335】 [基準電圧発生回路] 図137は、SDR AMのデータ出力部の構成を示す図である。図137に おいて、データ出力端子Q0~Q7に対し、出力パッフ ァ回路〇日0~〇日7がそれぞれ設けられる。この出力 パッファ回路〇B0~〇B7は、図1に示す出力パッフ

136

702であってもよく、また図46および図47に示す ラッチ回路LAおよび3状態インバータバッファTB8 および出力パッファを含むものであってもよく、また図 63に示すラッチ回路LAおよび先読ラッチ回路820 および出力バッファ702を含むものであってもよい。 出力バッファ回路OB0~OB7は出力イネーブル信号 φOEに応答して動作状態となり、内部データから読出 データを生成し、対応のデータ出力端子Q0~Q7へ生 成した読出データを伝達する。

【0336】出力バッファ回路OB0~OB7は、クロ ック信号CLKに応答して内部電圧を発生する内部電圧 発生回路1500からの昇圧電圧を動作電源電圧として 動作する。この内部電圧発生回路1500は電源端子か ら与えられる電圧Vccをクロック信号CLKに応答し て昇圧する。出力バッファ回路OB0~OB7を昇圧電 圧で動作させることによりこの出力バッファ回路OBO ~〇B7を高速で動作させる。図138は、出力パッフ ァ回路の具体的構成の一例を示す図である。図138に おいては、データ出力端子Qiに接続される回路部分の れによりフリップフロップ 2108 がセットされ、内部 20 みを示す。図 138 において、出力バッファ回路OBi は、出力イネーブル信号

OEに応答して活性化され、 内部読出データIQiを反転増幅する前置増幅段150 2と、出力イネーブル信号 Φ O E に応答して活性化さ れ、前置増幅段1502の出力信号を反転増幅してデー 夕出力端子Qiへ伝達する出力段1504を含む。この 前置増幅段1502へは動作電源電圧として図137に 示す内部電圧発生回路1500から伝達される電源電圧 Vcが供給される。

【0337】前置増幅段1502は、昇圧電源電圧供給 30 ノードV c (電源電圧とそれが伝達される信号線を同一 参照符号で示す) と出力ノード1518との間に設けら れ、内部読出データ I Q i に応答して導通する p チャネ ルMOSトランジスタ1510と、トランジスタ151 0と並列に設けられ、そのゲートに出力イネーブル信号 φOEを受けるpチャネルMOSトランジスタ1512 と、出力ノード1518にその一方導通端子(ドレイ ン) が接続され、そのゲートに内部読出データ I Q i を 受けるnチャネルMOSトランジスタ1514と、トラ ンジスタ1514の他方導通端子(ソース)と接地電位 信号を活性状態としておき、外部からライトマスク信号 40 供給ノードとの間に設けられ、そのゲートに出力イネー 1516を含む。

【0338】出力段1504は、そのゲートに相補出力 イネーブル信号/ΦΟΕを受け、その一方導通端子が電 源電圧供給ノードVccに接合されるpチャネルMOS トランジスタ1520と、そのゲートに出力イネーブル ードに接続されるnチャネルMOSトランジスタ152 6と、トランジスタ1520および1526の間に相補 ァ12であってもよく、また図45に示す出力パッファ 50 接続され、そのゲートに前置増幅段1502の出力を受 (70)

力する。

特開平6-318391

137

けるpチャネルMOSトランジスタ1522およびnチ ャネルMOSトランジスタ1524を含む。次に動作に ついて簡単に説明する。出力イネーブル信号

のEが "L"にあり、データ出力が禁止されている場合には、 トランジスタ1516がオフ状態、トランジスタ151 2がオン状態である。この状態では、前置増幅段150 2においては内部読出データ I Q 1 の状態にかかわらず その出力ノード1518が電源電圧(昇圧電圧) Vェレ ベルに充電される。出力段1504においては、トラン ジスタ1520および1526がともにオフ状態であ 10 プル信号 φ O E がローレベルにあるかまたは内部読出デ り、出力ハイインピーダンス状態にある。

【0339】信号 φ O E が "H" に立上がると、データ 出力可能状態となる。この状態においては、トランジス タ1516がオン状態、トランジスタ1512がオフ状 態となり、前置増幅段1502はインバータとして機能 し、内部読出データ I Q i を反転し増幅して出力ノード 1518へ伝達する。出力段1504においては、トラ ンジスタ1520および1526がともにオン状態とな り、インパータ回路として機能し、前置増幅段1502 から出力ノード1518へ与えられた信号を反転増幅し 20 てデータ出力端子Qiへ伝達する。MOSトランジスタ の動作速度は電源電圧、特にそのゲート電圧のレベルに 依存する。内部電圧発生回路1500から昇圧された電 EV c を動作電源電圧として供給することにより、出力 段1504は高速で動作してデータ出力端子Q1を高速 で充放電することができる。

【0340】図139は、出力バッファ回路〇Biの他 の構成を示す図である。図139において、出力バッフ ァ回路OBiは、出力イネーブル信号のOEと内部読出 データIQiを受ける2入力NAND回路1530と、 NAND回路1530の出力を反転するインパータ回路 1531と、昇圧電源電圧ノードVcとトランジスタ1 535aとの間に設けられるpチャネルMOSトランジ スタ1533aと、昇圧電源電圧ノードVcとトランジ スタ1535bとの間に設けられるpチャネルMOSト ランジスタ1533bを含む。トランジスタ1535a のゲートへはNAND回路1530の出力信号が与えら れ、nチャネルMOSトランジスタ1535bのゲート へはインパータ回路1531の出力が与えられる。トラ ンジスタ1533aおよび1533bはドレインとゲー 40 トが交差接続され、ラッチ回路を構成する。

【0341】出力パッファOBiは、さらに、トランジ スタ1533bおよび1535bの接続ノードの信号を 反転増幅するインバータ回路1537と、インバータ回 路1537の出力信号をゲートに受けるnチャネルMO Sトランジスタ1534を含む。トランジスタ1534 は、動作電源電圧供給ノードVccと出力ノードとの間 に設けられる。インパータ回路1537は、昇圧電源電 圧Vcを動作電源電圧として利用して動作する。出力バ ッファOBiは、さらに、出力イネーブル信号 oOEと 50

内部読出データIQiを受けるゲート回路1532と、 ゲート回路1532の出力を所定時間遅延させる次段の 縦続接続されたインパータを含むパッファ回路1539 と、パッファ回路1539の出力に応答して導通するn チャネルMOSトランジスタ1536を含む。トランジ スタ1536は出力ノードと接地電位ノードとの間に設 けられる。ゲート回路1532は、その偽入力に出力イ ネーブル信号 Φ O E を受け、その真入力に内部読出デー タIQiを受ける。ゲート回路1532は、出力イネー

ータIQiがハイレベルのときにローレベルの信号を出

138

【0342】パッファ回路1539が設けられているの は、NAND回路1530と出力ドライプ用トランジス タ1534の間に設けられているインバータ回路および インバータラッチが与える遅延時間を、ゲート回路15 32と出力ドライプ用トランジスタ1536との間の遅 延時間と等しくするためである。次に動作について簡単 に説明する。出力イネーブル信号

OEがローレベル ("L") のとき、NAND回路1530の出力は "H"、ゲート回路1532の出力は "L" となる。こ の状態においては、トランジスタ1535aがオン状態 となり、トランジスタ1533bをオン状態とする。ト ランジスタ1535bは、そのゲートにインバータ回路 1531の出力信号を受けているためオフ状態にある。 したがって、トランジスタ1533aも応じてオフ状態 となる。これにより、インバータ回路1537からは "L"の信号が出力され、nチャネルMOSトランジス タ1534はオフ状態となる。

【0343】同様にゲート回路1532からの"L"の 信号により、nチャネルMOSトランジスタ1536が オフ状態となり、出力ハイインピーダンス状態となる。 出力イネーブル信号 φOEが "H" となると、NAND 回路1530はインバータとして機能し、ゲート回路1 532も、同様インバータとして機能する。内部読出デ 一夕IQiが"H"の場合には、NAND回路1530 の出力が"L"、ゲート回路1532の出力がまた "L"となる。この状態において、またトランジスタ1 536はオフ状態である。一方、トランジスタ1535 aがオフ状態となり、トランジスタ1535bがオン状 態となり、応じてトランジスタ1533bがオフ状態、 トランジスタ1533aがオン状態となる。これによ り、トランジスタ1533bおよび1535bの接続ノ ードの電位はトランジスタ1535bにより高速で放電 される。インパータ1537からは、昇圧電源電圧Vc レベルの信号 "H" の信号が出力される。これにより、 nチャネルMOSトランジスタ1534は、そのしきい 値電圧の損失を生じさせることなく、出力端子に動作電 源電位Vccレベルの出力信号Qiを生成する。

【0344】内部読出データIQiが"L"の場合に

(71)

特開平6-318391

139

は、NAND回路1530およびゲート回路1532の 出力がともに "H" となる。これにより、トランジスタ 1536がオン状態となる。一方、トランジスタ153 5 aがオン状態、トランジスタ1535bがオフ状態と なるため、トランジスタ1533bがオン状態、トラン ジスタ1533aがオフ状態となる。これにより、イン パータ1537の入力ノードへは、昇圧電源電圧Vcレ ベルの信号がトランジスタ1533bを介して伝達され る。インバータ1537の出力が接地電位レベルの がオフ状態となる。トランジスタ1536がゲート回路 1536からの "H" の信号によりオン状態となり、接 地電位レベルの出力信号Q i が生成される。

【0345】この図139に示す構成においても、昇圧 電源電圧Vcを利用することにより高速で内部信号を立 上げることができ、出力データQiを高速で出力するこ とができる。また、出力段トランジスタ1534および 1536がともにnチャネルMOSトランジスタで構成 されている場合においても、インパータ回路1537の 動作電源電圧が昇圧電源電圧Vcであるため、このドラ 20 イプトランジスタ1534におけるしきい値電圧損失を 生じさせることなく、動作電源電圧Vccレベルの信号 を出力することができる。この図138および図139 いずれに示す構成の場合においても、出力バッファにお いて、昇圧電源電圧Vccを利用することにより、高速 で内部データに応じて内部ノードを充電することがで き、髙速でデータを読出すことができる。

【0346】図140は、図137に示す内部電圧発生 回路の構成を示す図である。図140において、内部電 圧発生回路1500は、クロック信号CLKを分周し、 互いに位相のずれた同一周波数の内部クロック信号CL K1~CLK4を生成する分周回路1600と、分周回 路1600からのクロック信号CLK1、CLK2、C LK3およびCLK4それぞれに応答してチャージポン プ動作を行なって昇圧電圧を発生するチャージポンプ回 路1602a、1602b、1602cおよび1602 dを含む。チャージポンプ回路1602a~1602d の出力電圧が共通に出力ノード1603に伝達される。 図141は、この図140に示す内部電圧発生回路の動 して動作について説明する。

【0347】分周回路1600は、クロック信号CLK を4分周し、周波数が1/4に低減されたクロック信号 CLK1~CLK4を生成する。クロック信号CLK1 ~CLK4はまた互いにその位相が1/4サイクル(ク ロック信号CLKの1サイクル) ずれている。これらの 内部クロック信号CLK1~CLK4はそれぞれチャー ジポンプ回路1602a~1602dへ与えられる。内 部クロック信号CLK1~CLK4はそれぞれ互いに位 相が1/4サイクル (クロック信号CLKの1サイク

140

ル) ずれている。したがってチャージボンプ回路160 2 a~1602dからは、互いに位相が1/4サイクル ずれた昇圧電圧が発生される。内部クロック信号CLK 1~CLK4はクロック信号CLKに位相同期してい る。クロック信号CLKの立上がりに同期して昇圧電圧 が発生される。また、クロック信号CLKの各サイクル においてはいずれかのチャージポンプ回路が動作して昇 圧電圧を発生している。したがって、クロック信号CL Kの立上がりエッジにおいて、常に安定な昇圧電圧を発 "L"となり、nチャネルMOSトランジスタ1534 10 生することができる。クロック信号CLKの立上がりエ ッジで有効データが読出される。したがって、常に安定 に高速で出力バッファ回路はデータを出力することがで きる。

> 【0348】 通常のインバータを奇数段接続したリング オシレータを用いて内部クロック信号を発生してチャー ジポンプ回路を駆動した場合以下の欠点が生じる。リン グ発振器の発生するクロック信号のサイクルタイムは、 電源電圧および動作温度に従って変化する。したがっ て、チャージポンプ回路から発生される昇圧電圧の発生 タイミングも変化し、昇圧電圧を安定に供給することが できない。このため、出力バッファ回路が出力するデー タの電位レベルが変動し、安定に有効データを高速で連 統的に出力することができなくなる。しかしながら、図 140に示すような本実施例の構成に従えば、上述のご とく、常に有効データが出力されるクロック信号CLK の立上がり時において安定に昇圧電圧を供給することが できる。これにより、連続的にデータを髙速で出力する ことが可能となる。次に各回路の具体的構成について説

【0349】図142は、図140に示す分周回路の具 体的構成の一例を示す図である。図113において、分 周回路1600は、4段の直列に接続されたフリップフ ロップFF100、FF101、FF102およびFF 103を含む。フリップフロップFF103の出力Q9 4は初段のフリップフロップFF100の相補入力/I Nへ結合されるとともに、インパータ回路1650を介 してこのフリップフロップFF100の入力INへ結合 される。フリップフロップFF100およびFF102 のクロック入力Kへはクロック信号CLKが与えられ 作を示す波形図である。以下、図141, 142を参照 40 る。フリップフロップFF101およびFF103のク ロック入力Kへはインパータ回路1652を介してクロ ック信号CLKが与えられる。この分周回路1600は 4 進リングカウンタ回路を構成する。フリップフロップ FF100~FF104は図143に示す構成を備え

> 【0350】図143において、フリップフロップFF (FF100~FF103) は、4つのNAND回路1 660、1662、1664および1666を含む。N AND回路1660および1662は、クロック入力K 50 に与えられるクロック信号が "H" のときその入力 IN

(72)

特開平6-318391

141

および/INに与えられた信号を反転して通過させる。 NAND回路1664および1666は、NAND回路 1660および1662の出力を反転してラッチする。 図143に示すフリップフロップFFは図80に示すフ リップフロップと同じ構成を備えており、クロック入力 Kに与えられる信号の立上がりに応答して信号を通過さ せるスルー状態となり、クロック入力Kに与えられる信 号の立下がりに応答して入力INおよび/INに与えら れる信号電位にかかわらず先に与えられていた信号を出 力するラッチ状態となる。次に、この図142および図 143に示す分周回路の動作をその動作波形図である図 144を参照して説明する。

[0351] フリップフロップFF100~FF103 のクロック入力Kへはクロック信号CLKが与えられて いる。したがって、フリップフロップFF100の出力 の変化が1クロックサイクル遅れて各フリップフロップ FF101~FF103の出力に伝達される。クロック 信号CLKが"H"に立上がると、フリップフロップF F100およびFF102がスルー状態となり、その入 れにより、フリップフロップFF100の出力Q91が "H"に立上がる。フリップフロップFF102は、フ リップフロップFF101の出力Q92が "L" である ため、その出力は変化しない。クロック信号CLKが立 下がると、フリップフロップFF101およびFF10 3がスルー状態となる。これに応答して、フリップフロ ップFF101の出力Q92が "H" に立上がる。フリ ップフロップFF103の出力Q94はフリップフロッ プFF102の出力Q93が"L"であるため、変化し ない。

【0352】次いで再びクロック信号CLKが"H"に 立上がると、フリップフロップFF102の出力Q93 がフリップフロップFF101の出力Q92に従って "H" に立上がる。フリップフロップFF103の出力 Q94はまだ"L"であるため、フリップフロップFF 100の出力Q91は "H" を維持する。 クロック信号 CLKが再び立下がると、フリップフロップFF103 の出力Q94が、フリップフロップFF102の出力Q 93に従って"H"に立上がる。これに応答して、イン って、次のクロック信号CLKの立上がりに応答して、 フリップフロップFF100の出力Q91が "L" に立 下がり、次いで、クロック信号CLKの1/2サイクル ずれて出力Q92~Q94が順次 "L" に立下がる。

【0353】この分周回路1600において、出力Q9 1およびQ93を内部クロック信号CLK1およびCL K2として利用し、かつフリップフロップFF100お よびFF102の相補出力/Q91および/Q93をそ れぞれ内部クロックCLK3およびCLK4として利用

LK4の信号波形が得られる。このような分周回路を利 用することにより、クロック信号CLKのいずれのサイ クルにおいても2つのクロック信号を活性状態とし、チ ャージポンプ動作を実行することができる。図145 は、図140に示すチャージポンプ回路の具体的構成例 を示す図である。図145においては、図140に示す 4つのチャージポンプ回路1602a~1602dの1 つを代表的に参照符号1602で示す。

142

【0354】図145において、チャージポンプ回路1 602は、クロック信号K(内部クロック信号CLK1 ~CLK4のいずれか) を受けるインパータ回路167 0と、インパータ回路1670の出力をノードN100 に容量結合するキャパシタ1672と、クロック信号K を容量結合によりノードN102へ伝達するキャパシタ 1674と、クロック信号Kを容量結合によりノードN 104へ伝達するキャパシタ1676と、ノードN10 0を所定電位に充電するダイオード接続された n チャネ ルMOSトランジスタ1678と、ノードN100上の 信号電位に応答して、ノードN104およびN102を カINおよび/INへ与えられた信号を通過させる。こ 20 それぞれ充電するnチャネルMOSトランジスタ168 0および1682と、その一方導通端子がノードN10 4に接続され、そのゲートがノードN102に接続さ れ、その他方導通端子が出力ノードOUTに接続される nチャネルMOSトランジスタ1684を含む。次にこ の図116に示すチャージポンプ回路の動作をその動作 波形図である図146を参照して説明する。

【0355】ノードN100はトランジスタ1678に より充電されており、その電位レベルはVcc-VTH となる。ここでVTHはトランジスタ1678のしきい 30 値電圧である。以下の説明においては、トランジスタ1 680、1682および1684は同じしきい値電圧V THを備えるものとする。ノードN100上の電位Vc c-VTHにより、トランジスタ1680および168 2が導通し、ノードN102およびN104をそれぞれ  $Vcc-2 \cdot VTH$ に充電している。クロック信号Kが "L"に立下がると、ノードN100の電位が2Vcc - VTHのレベルにまで上昇する。これによりトランジ スタ1680および1682は電源電圧Vccをノード N102およびN104へ伝達する。クロック信号Kの バータ回路 1 6 5 0 の出力が "L" に変化する。したが 40 立下がりに応答して、ノードN 1 0 4 およびN 1 0 2 の 電位レベルはキャパシタ1672および1674を介し て低下する。この電位低下はトランジスタ1682およ び1680により補償され、電源電位Vccレベルにま で回復する。

【0356】トランジスタ1684は、ノードN104 の電位を出力ノードOUTへ伝達する。出力ノードOU Tは初期状態においてはVcc-3・VTHのレベルに 充電されている。クロック信号Kの立上がりに応答し て、ノードN102およびN104の電位レベルがVc すれば、図141に示す内部クロック信号CLK1~C 50 cレベルにまで上昇するため、出力ノードOUTの電位 (73)

特開平6-318391

143

レベルは $Vcc-2 \cdot VTH$ レベルにまで上昇する。ク ロック信号Kが"H"に立上がると、ノードN100の **電位が一旦低下し、その後再び∨cc-∨THレベルに** まで回復する。これによりトランジスタ1680および 1682の伝達する電圧レベルはVcc-2・VTHの 電位レベルとなる。このクロック信号Kの立上がりに応 答して、ノードN102およびN104の電位が2Vc c-2VTHレベルにまで上昇する。これにより出力ノ ードOUTの電位レベルは2Vcc-3VTHの電位レ ベルとなる。

【0357】次に再びクロック信号Kが"L"へ立下が るとノードN100の電位レベルが再びVccだけ上昇 し、ノードN102およびN104の重位レベルは電源 供給ノードから電流を供給され電源電位Vccレベルに まで回復する。この動作を繰返すことにより、ノードN 102およびN104は、安定状態において、2Vcc とVccのレベルの間で変化する。この安定状態におい ては、出力ノードOUTは2Vcc-VTHの電位レベ ルで安定化する。クロック信号Kの立上がりに従って、 トランジスタ1684を介してノードN104から電荷 20 た場合、2つのチャージポンプ回路の動作を禁止する。 が出力ノードOUTへ補充され、この出力ノードOUT の電位低下を補償する。ノードN102およびN104 が電源電圧Vccレベルのとき、出力ノードOUTの電 位レベルが2Vcc-VTHレベルであり、トランジス タ1684はゲートとドレインが同電圧であり、ダイオ ードとして機能し、オフ状態となる。

【0358】したがって、図145に示すチャージポン プ回路を用いて内部電圧を発生すれば、各内部クロック 信号CLK1~CLK4の立上がりに応答してチャージ ポンプ動作が行なわれ、その内部クロック信号が"H" の期間チャージポンプ回路の出力ノードに対する電荷の 補充が行なわれており、内部昇圧電圧を安定に発生する ことができる。また1つのプリチャージポンプ回路のチ ャージポンプ動作が完了するサイクルにおいては、次の 別のチャージポンプ回路がチャージポンプ動作をクロッ ク信号CLKの立上がりに応答して実行しており、有効 データ読出のタイミングを規定するクロック信号CLK の立上がりエッジにおいて、確実に安定な昇圧電圧を生 成することができる。

電圧発生回路の第2の実施例の構成を示す図である。図 147において、内部電圧発生回路1800は、クロッ ク信号CLKを分周する分周回路1600と、出力ビッ トサイズ選択信号/BSに応答して、分周回路1600 の出力する内部クロック信号を選択的に不活性状態とす るスイッチ回路1802と、スイッチ回路1802から 与えられる内部クロック信号CLK1~CLK4に従っ てチャージポンプ動作を実行して昇圧電圧を生成するチ ャージポンプ回路1602a~1602dを含む。分周

144 602dはそれぞれ先に図140において示したものと

同様の構成を備える。スイッチ回路1802は、出力ビ ットサイズ選択信号/BSに従って、この内部クロック 信号CLK1~CLK4の幾つかを不活性状態とする。 【0359】SDRAMにおいては、通常8ビット単位 でデータの入出力を行なうように構成されている。ワイ ヤボンディングにより、SDRAMを×4ピット構成と することができる。この×4ビット構成の場合、実際に 動作する出力バッファは4つのデータ出力端子に関連す 10 るものだけである。残りの出力バッファは動作しないた め、昇圧電圧を供給する必要はない。内部電圧発生回路 1800は、×8ビット構成のときの出力バッファを安 定に駆動することができるようにその駆動能力が定めら れている。したがって、×4ビット構成に変更された場 合、その駆動能力は大きすぎることになり、不必要に電 力を消費しているといえる。そこで、図147に示すよ うにスイッチ回路1802を設け、この出力ピットサイ ズに合わせて内部電圧発生回路1800の駆動能力を調 整する。 すなわち、たとえば×4ビット構成が指定され

【0360】図148は、図147に示すスイッチ回路 の具体的構成の一例を示す図である。図148におい て、スイッチ回路1802は、出力ビットサイズ選択信 号/BSと分周回路からの内部クロック信号CLK2を 受けるAND回路1810と、出カビットサイズ選択信 号/BSと分周回路からの内部クロック信号CLK4を 受けるAND回路1812を含む。分周回路からの内部 クロック信号CLK1およびCLK3はゲート処理され 30 ずに通過する。このスイッチ回路1802からのクロッ ク信号はそれぞれ対応のチャージポンプ回路へ伝達され る。出力ビットサイズ選択信号/BSが"L"の場合、 AND回路1810および1812はともにその出力を "L"に固定する。その場合、チャージポンプ回路へ与 えられる内部クロック信号CLK2およびCLK4が **"L"であるため、チャージポンプ回路1602bおよ** び1602dはチャージポンプ動作を実行しない。チャ ージポンプ回路1602aおよび1602cのみが交互 にチャージポンプ動作を実行する。クロック信号CLK [内部電圧発生回路の第2の実施例] 図147は、内部 40 の立上り時における昇圧電圧の安定性は保証される。

これにより消費電力を低減する。

【0361】出力ビットサイズ選択信号/BSが"H" の場合には、AND回路1810および1812はバッ ファ回路として機能する。この場合には、チャージポン プ回路1602a~1602dがそれぞれチャージポン プ動作を実行する。図149は、出力ビットサイズ選択 信号発生回路の構成を示す図である。図149におい て、出力ビットサイズ選択信号発生回路1820は、ボ ンディングパッド1822の電位を検出し、出力ピット サイズ選択信号/BSを発生する。回路1820は、電 回路 1600 およびチャージポンプ回路 1602a  $\sim$  1 50 源電圧 Vcc 供給ノードと内部ノード 1829 との間に

145

設けられる高抵抗の抵抗体1824と、内部ノード1829の信号電位を反転増幅するインバータ回路1826と、インパータ回路1826の出力を反転増幅するインパータ回路1828を含む。パッド1822は、通常はフローティング状態とされる。この場合、出力ビットサイズは、たとえば×8ビットと最大の出力ビットサイズに設定される。パッド1822がフローティング状態の場合、内部ノード1829は高抵抗の抵抗体1824を介して電源電位Vccレベルに維持される。したがってこの場合選択信号/BSは"H"となる。

【0362】出力ビットサイズをたとえば4ビットと小さくする場合には、パッド1822は接地電位Vssへポンディングワイヤ1830により結合される。この状態においては、内部ノード1829の電位レベルが"L"となり、選択信号/BSが"L"となる。抵抗体1824は高抵抗であり、この電源電圧Vcc供給ノードから高抵抗体1824およびポンディングワイヤ1830を介して流れる電流はごく微小であり、無視できる程度である。なお出力ビットサイズとしては8ビットと4ビットとの場合を示したが、どのようなビットサイズの組合せであってもよい。また、選択信号/BSの論理が逆にされてもよい。また、高抵抗の抵抗体を用いずに、パッド1822が電源電圧Vccレベルまたは接地電位Vssレベルにその出力ビットサイズに応じて接続される構成が用いられてもよい。

【0363】 [内部電圧発生回路の第3の実施例] 図1 50は、この発明の内部電圧発生回路の第3の実施例の 構成を示す図である。図150において、内部電圧発生 回路1900は、クロック信号CLKと読出モード指示 信号 oread とを受けるAND回路1902と、図1 40に示す内部電圧発生回路と同様の構成を備える内部 電圧発生回路1500を含む。読出モード指示信号 or e a dはデータ読出モード時においてのみ活性状態とさ れる。したがって、この図150に示す内部電圧発生回 路1900は、データ読出動作時においてのみ昇圧電圧 V c を発生する。出力バッファ回路が動作するのはデー 夕読出時においてのみである。したがって、内部電圧発 生回路1500の動作を読出モード指示信号φread に従って制御することにより、必要なときのみチャージ ポンプ動作を行なうことができ、消費電力を低減するこ 40 とができる。

【0364】図151は、読出モード指示信号φreadを発生するための回路構成を示す図である。図151において、読出モード指示信号発生回路は、クロック信号CLKと信号/CASおよび/WEに応答して読出モードが指定されたことを検出するリード検出回路1904と、リード検出回路1904からのリード検出信号φRに応答して、所定の期間活性状態となる信号を発生する信号発生回路1906を含む。信号発生回路1906から読出モード指示信号φreadが発生される。この

図151に示す回路の動作をその動作波形図である図152を参照して説明する。まずクロック信号CLKの立上がりにおいて信号/CASが"L"に立下がり、また信号/WEが"H"に設定され、読出モードが指定され

る。これに応答して、リード検出回路1904がワンショットのパルス信号のRを発生する。信号発生回路1906は、このリード検出信号のRに応答してクロック信号CLKを発生する。この信号のreadが活性状態とされる期間は、データ出力に必要な期間のみであり、図152においては、リードモード検出信号のreadが

146

10 152においては、リードモード検出信号 oreadが 不活性状態となる期間はレイテンシとラップ長の和に等 しいクロックサイクル期間にされた状態が一例として示 される。先に図84に示す信号OEMがこのリードモー ド検出信号 oreadとして利用されてもよい。

【0365】 [内部電圧発生回路の第4の実施例] 図1 53はこの発明による内部電圧発生回路の第4の実施例 の構成を示す図である。図153において内部電圧発生 回路1910は、バンク#Aに対して設けられる内部電 圧発生回路1914と、バンク#Bに対して設けられる 内部電圧発生回路1916と、バンク選択信号BAAお よびBABに従ってクロック信号CLKを内部電圧発生 回路1914および1916へ選択的に伝達するスイッ チ回路1912を含む。図1に示すSDRAMはパンク #Aおよびバンク#Bそれぞれ別々に出力バッファが設 けられている。したがって、選択されたパンクに対して のみ必要なときに内部昇圧電圧を供給することにより消 費電力の低減を図る。この内部電圧発生回路が出力バッ ファ回路を駆動するための電源電圧を供給するために用 いられるのではなく、後に説明するように昇圧ワード線 駆動信号を発生するために用いられる場合、バンク#A および#Bの動作態様に応じて内部昇圧電圧を最適な消 費電力で発生することができる。 たとえばパンク#Aと パンク#Bがパイプライン態様で互いにオーバラップし て活性化されるとき、このバンク#Aおよび#Bそれぞ れに設けられた内部電圧発生回路1914および191 6を駆動することにより、複数のパンクが同時に動作し ても安定に必要とされる内部電圧を供給することができ る。

【0366】図154は図153に示すスイッチ回路1 912の構成を示す図である。図154において、スイッチ回路1912は、バンク選択信号BAAとクロック信号CLKを受けるAND回路1920と、クロック信号CLKとバンク選択信号BABを受けるAND回路1922を含む。AND回路1920の出力がバンク#A用内部電圧発生回路1914へ与えられる。AND回路1922の出力がバンク#B用内部電圧発生回路1916へ与えられる。バンク選択信号BAAおよびBABはそれぞれ、バンク#Aおよびバンク#Bが指定されたときに活性状態の"H"となる。非選択のバンクに対して50 は、AND回路の出力が"L"固定となり、対応の内部

(75)

特開平6-318391

147

電圧発生回路へはクロック信号が与えられないため、チ ャージポンプ動作は実行されない。

【0367】このパンク選択信号BAAおよびBAB は、内部電圧発生回路1914および1916が発生す る内部電圧VCAおよびVCBが出力パッファの動作電 源電圧である場合には、信号/CASの立下がり時にパ ンクアドレスBAをラッチすることにより発生される。 この内部電圧発生回路がワード線駆動用の電圧を発生す るために用いられる場合には、バンク選択信号BAAお よびBABは、信号/RASの立下がりでパンクアドレ 10 スBAをラッチすることにより発生される。先に説明し たバンク指定信号が利用されてもよい。

[内部電圧発生回路の他の適用] 図155は、この発明 による内部電圧発生回路の応用の一例を示す図である。 図155においては、内部電圧発生回路1950はメモ リセルアレイ1958における選択ワード線へのワード 線駆動信号を発生するために利用される。ワード線の電 位を電源電圧Vccよりも昇圧することにより、選択メ モリセルのデータをメモリセルのアクセストランジスタ のしきい値による信号損失を伴うことなく高速で読出す 20 ことができる。特に、近年、半導体記憶装置の大記憶容 量化、高速動作化と消費電力の低減を目的として、その 動作電源電圧Vccのレベルが3.3V、または1.2 5 Vと低くされてきている。このような場合、十分な読 出電圧を高速でビット線上に読出すことが正確なメモリ 動作のために必要とされる。このために電源電圧をさら に昇圧したワード線駆動信号を用いることが行なわれ る。図155においては、メモリセルアレイ1958に おいて、1本のワード線WLと1本のビット線BLとそ Sを代表的に示す。

【0368】メモリセルアレイ1958においてワード 線を選択するためにXアドレス(ロウアドレス)をデコ ードするXデコーダ回路1954と、このXデコーダ回 路1954の出力に従って選択されたワード線上へワー ド線駆動信号を伝達するワード線ドライブ回路1956 が設けられる。この図155においては、Xデコーダ回 路1954において1つのワード線に対応して設けられ るAND型デコーダ回路の構成を一例として示す。NA ND型デコーダ回路が用いられてもよい。ワード線ドラ 40 イプ回路1956も1本のワード線に関連する回路要素 が代表的に示される。このワード線ドライブ回路195 6へは、高電圧発生回路1952を介して昇圧ワード線 駆動信号が伝達される。高電圧発生回路1952は、ワ ード線駆動タイミング規定信号のXに応答して、内部電 圧発生回路1950が発生した昇圧電圧Vcをワード線 駆動信号として伝達する。

【0369】ワード線ドライブ回路1956は、単位デ コード回路1960からの出力を通過させる抵抗として

ジスタ1962の出力に応答して導通し、高電圧発生回 路1952から与えられた昇圧ワード線駆動信号を関連 のワード線WL上へ伝達するnチャネルMOSトランジ スタ1966と、単位デコード回路1960の出力を反 転するインパータ回路1964と、インパータ回路19 64の出力に応答してワード線WLの電位を接地電位レ ベルに放電するnチャネルMOSトランジスタ1968 を含む。次に簡単に動作について説明する。内部電圧発 生回路1950は、クロック信号CLKと内部電源電圧 (内部降圧電圧であってもよい) Vccに従って動作し (前述の実施例の構成に従って動作する)、昇圧電圧V cを発生する。Xデコーダ回路1954において、単位 デコード回路1960が選択されると、その出力信号が "H" レベルとなる。これによりトランジスタ1966 がオン状態となり、トランジスタ1968がオフ状態と なる。高電圧発生回路1952がタイミング信号のXに

148

52からの昇圧ワード線駆動信号を受けてワード線WL 上へ伝達する。このとき、トランジスタ1966のセル フプートストラップ効果により、そのゲート電圧が昇圧 電圧レベルにまで上昇し、選択ワード線WL上に昇圧さ れたワード線駆動信号が伝達される。メモリセルMSの アクセストランジスタが高速で導通し、そのメモリセル キャパシタに格納された情報を対応のビット線BL上に 伝達する。

従って昇圧電圧Vcレベルのワード線駆動信号を発生す る。トランジスタ1966は、この高電圧発生回路19

【0370】ゲートトランジスタ1962は、このトラ ンジスタ1966のセルフプートストラップ作用による そのゲートの昇圧電圧が単位デコード回路1960に悪 れらの交差部に対応して配置される1つのメモリセルM 30 影響を及ぼさないようにするために設けられる。このた めゲートトランジスタ1962のゲートは動作電源電圧 Vccレベルの電圧が供給される。非選択ワード線に対 しては、トランジスタ1966がオフ状態、トランジス タ1968がオン状態となり、その電位レベルは接地電 位レベルに保持される。上述のような構成において、内 部電圧発生回路1950として先に示した第1ないし第 4の実施例に示される内部電圧発生回路を利用すること により、安定に昇圧ワード線駆動信号を発生し、選択ワ ード線を駆動することができる。

[チャージポンプ回路の変更例] 図156はチャージポ ンプ回路の変更例を示す図である。図156に示すチャ ージポンプ回路1980は負電圧VBBを発生する。通 常、半導体記憶装置においては、ソフトエラーの防止、 MOSトランジスタの接合容量の低減、寄生MOSトラ ンジスタの発生の防止などを目的としてP型基板領域ま たはP型ウェル領域に負電圧が印加される。このような 負電圧を発生する回路に先に示した第1ないし第5の実 施例の内部電圧発生回路の構成を適用することができ る。図156において、チャージポンプ回路1980 機能するゲートトランジスタ1962と、ゲートトラン 50 は、クロック信号CLKを受けるキャパシタ1982

(76)

10

特開平6-318391

149

と、キャパシタ1982の一方電極ノード1985と接 地電位との間に設けられるダイオード接続されたnチャ ネルMOSトランジスタ1984と、ノード1985と 出力ノード1987との間に設けられるダイオード接続 されたnチャネルMOSトランジスタ1986を含む。

【0371】トランジスタ1986は、ノード1987 の電位がノード1985の電位よりも高いときに導通状 態となる。トランジスタ1984はノード1985の電 位が接地電位レベルよりも高いときに(正確にはそのし きい値電圧以上) 導通状態となる。この図156に示す チャージポンプ回路1980の動作について簡単に説明 する。クロック信号CLKが"H"に立上がると、ノー ド1985の電位が "H" へ立上がる。このノード19 85の電位はトランジスタ1984を介して放電され、 その電位はトランジスタ1984のしきい値電圧VTH レベルとなる。クロック信号CLKが "L" に立下がる と、ノード1985の電位がVTH-Vccレベルにま で低下する。これにより、トランジスタ1986が導通 し、出力ノード1987の電位を低下させる。次いでク ロック信号CLKが"H"へ立下がると、ノード198 5の電位が再び上昇し、トランジスタ1986がオフ状 態となる。このノード1985の電位はまたトランジス タ1984により放電される。クロック信号CLKが "L"に立下がると、再びノード1985の電位が低下 し、トランジスタ1986が導通し、ノード1987の 電位が再び低下する。この動作を繰返すことにより、出 カノード1987の電位は- (Vcc-2VTH) レベ ルにまで低下する。このような負電圧を発生するチャー ジポンプ回路を用いて内部電圧回路を構成した場合、基 に動作する半導体記憶装置を得ることができる。

【0372】なお、この内部電圧発生回路の構成は、S DRAMにのみ適用されるものではない。外部から繰返 し信号が与えられる半導体記憶装置であれば、この内部 電圧発生回路の構成は適用可能である。

[0373]

【発明の効果】請求項1の発明に従えば、ローカル10 線をダミービット線を介してプリチャージしているた め、ローカルIO線を駆動するための構成要素数を低減 することができ、このメモリアレイの面積を低減するこ とができる。請求項2の発明に従えば、1つの活性化さ れたアレイに関連するローカル I O線が多分割されかつ このローカルIO線のプリチャージがダミービット線を 介して実行されているため、メモリアレイの占有面積を 増大させることなく数多くのメモリセルデータをグロー バルIO線上へ伝達することができる。請求項3の発明 に従えば、センスアンプ活性化信号に従ってローカル I 〇線とグローバルIO線とを接続しているため、ローカ ルIO線とグローバルIO線との接続を制御するための できる。

【0374】請求項4の発明に従えば、メモリアレイの 活性化区分とグローバルIO線の活性化区分が異なるよ うにされているため、交互配置型シェアードセンスアン ブ構成のメモリアレイを含むメモリマットにおいて、グ ローバルI〇線とローカルI〇線とを接続するための接 続素子数および制御信号線を低減することができ、アレ イ占有面積を低減することができる。請求項5の発明に 従えば、活性化されるメモリアレイに関連するローカル IO線が多分割され、このメモリアレイ領域のワード線 シャント領域にグローバルIO線がそれぞれ配置されて おり、グローバルIO線と多分割ローカルIO線との接 続がアレイ選択信号により行なわれているため、アレイ 占有面積を増加させることなく数多くのメモリセルへ並 行してグローバルIO線へアクセスすることができる。

150

【0375】請求項6の発明に従えば、並列に読出され たメモリセルデータを格納するレジスタからデータ出力 端子へのデータの読出がパイプライン化できるため、デ ータの読出を高速に行なうことができる。請求項7の発 20 明に従えば、読出用アドレスを指定するためのラップア ドレスが外部クロック信号に同期して発生されているた め、正確にデータの読出を行なうことができる。請求項 8の発明に従えば、ラップアドレスが有効データが現わ れるクロックサイクルよりも2クロックサイクル前に発 生されており、出力パッファ前段にまでデータを読出す ことができ、高速でデータの読出を行なうことができ る。請求項9の発明に従えば、前のアクセスサイクルで 読出されたデータと現アクセスサイクルで読出されたデ ータの両者をラッチするようにリードレジスタが構成さ 板バイアス電位VBBを安定化させることができ、安定 30 れているため、同一バンクに対し連続的にアクセスして もデータの破壊を伴うことなくデータの読出を行なうこ とができる。

> 【0376】請求項10の発明に従えば、有効データが 現われるクロックサイクルよりも2クロックサイクル前 にリードレジスタ内においてデータが転送されているた め、データを出力バッファ前段にまで先読することがで き、続いてリードレジスタからはパイプライン態様でデ ータを読出すことができるため、高速でデータの読出を 行なうことができる。請求項11の発明に従えば、有効 40 データが現われるクロックサイクルよりも1クロックサ イクル前から有効データがすべて出力されるクロックサ イクル完了まで出力手段を活性化しているため、確実に 有効なデータのみを高速で読出すことができる。請求項 12の発明に従えば、パンク指示信号に従って所定のク ロック期間のみリードレジスタから出力回路手段へのデ ータ転送を活性化しているため、この転送回路の消費電 力を最小限とすることができる。

【0377】請求項13の発明に従えば、所定ビット単 位でメモリアレイヘデータを書込むように構成したた 信号線が不要となり、アレイ占有面積を低減することが 50 め、ラップストップ動作が可能となり、高速で読出およ 151

び書込を行なうことのできる半導体記憶装置が得られ る。請求項14の発明に従えば、ライトレジスタが2段 のラッチで構成されているため、それぞれのラッチに前 のアクセスサイクル時のデータと現アクセスサイクルの データを保持することができ、連続的に同一パンクへ書 込動作を行なってもデータの破壊が生じず、確実に高速 でデータの書込を行なうことができる。請求項15の発 明に従えば、定常的に与えられる信号を分周しかつ位相 シフトして駆動信号を発生してチャージポンプ動作によ り内部電圧を発生しているため、電源電圧の変動および 10 動作温度の影響を受けることなく安定に必要な基準電圧 を発生することができる。

【0378】請求項16に係る発明に従えば、データ入 出力ピット幅に応じて基準電圧発生回路の駆動能力を調 整しているため、不要な電力消費をなくすことができ る。請求項17に係る発明に従えば、バンクそれぞれに 基準電圧発生回路を設け、選択されたバンクに対しての み基準電圧発生回路を駆動するように構成したため、消 費電力を低減することができる。請求項18に係る発明 に従えば、列選択開始指示が与えられた場合には、内部 20 る。 データ線の所定電位へのプリチャージ (イコライズ) を 禁止し、データ書込時においては、この列選択指示が与 えられてからラップ長よりも大きい数のクロックサイク ルが経過したときに内部データ線のプリチャージ(イコ ライズ)を実行している。これにより、データ書込前に 内部データ線をプリチャージ(イコライズ)する必要が なくなり、高速でデータの書込を行なうことができる。 また内部データ線のイコライズタイミングも最適化する ことができる。

【0379】 請求項19に係る発明に従えば、クロック 30 る。 信号に同期して内部データ線の所定電位へのプリチャー ジ(イコライズ)を実行しているため、高速でデータの 書込を行なうことができるとともに、データ書込動作時 におけるラップストップ動作を容易に実現することがで きる。請求項20に係る発明に従えば、データ書込時に おいては、列選択開始指示信号が与えられてから所定の クロックサイクルごとに内部データ線を所定電位にプリ チャージ (イコライズ) を実行しているため、このデー 夕書込動作に悪影響を及ぼすことなく所定クロックサイ クルごとにラップストップ動作を実行することができ る。また、所定クロックサイクル数ごとに内部データ線 の所定電位へのプリチャージ (イコライズ) が実行され ているため、クロックサイクルが短くなっても十分余裕 をもってデータの書込を行なうことができ、高速のクロ ック信号に同期して動作する同期型半導体記憶装置を得 ることができる。

【0380】 請求項21に係る発明に従えば、クロック 信号に同期して内部ライトマスク信号を所定期間発生し て外部から外部ライトマスク信号が活性状態とされて与 えられたときのみこの内部ライトマスク信号の活性状態 50 である。 152

を維持してデータの書込を禁止している。これにより、 外部ライトマスク信号の活性/非活性を判断した後に内 部ライトマスク信号の活性/非活性を決定する構成に比 べてその判断結果を待つ必要がなく、高速でデータの書 込が実行することができる。また、書込制御信号は、ク ロック信号に同期して発生される内部ライトマスク信号 が外部からライトマスク信号が与えられていないときに 非活性状態となるタイミングを考慮して活性/非活性を 制御することができ、内部ライトマスク信号と内部書込 制御信号のタイミングマージンを考慮する必要がなく、 髙速でデータの書込を実行することができる。

## 【図面の簡単な説明】

【図1】この発明が適用される第1型式のSDRAMの 全体の構成を示す図である。

【図2】図1に示すSDRAMの標準的動作を示すタイ ミングチャート図である。

【図3】この発明によるSDRAMのメモリアレイ配置 を示す図である。

【図4】標準的なDRAMのアレイ配置を示す図であ

【図5】標準的なDRAMのアレイ構造へSDRAMを 適用した際の問題点を説明するための図である。

【図6】この発明に従うSDRAMのメモリアレイの配 置を示す図である。

【図7】図6に示す1つのメモリマットの配置を示す図 である。

【図8】ワード線シャント領域を説明するための図であ

【図9】ワード線シャント領域を説明するための図であ

【図10】この発明によるSDRAMのメモリアレイの 具体的構造を示す図である。

【図11】この発明によるSDRAMにおけるローカル IO線とグローバルIO線との接続を説明するための図 である。

【図12】この発明によるSDRAMにおけるローカル IO線とグローバルIO線との接続態様を示す図であ る。

【図13】 ダミービット線を説明するための図である。

【図14】この発明によるSDRAMにおけるダミービ ット線とローカルIO線をプリチャージする構成を示す

【図15】この発明によるSDRAMにおけるローカル IO線とグローバルIO線との接続態様を示す図であ

【図16】この発明によるSDRAMにおけるピット線 対、ローカルI〇線対およびグローバルI〇線対の構成 を示す図である。

【図17】図16に示す構成における信号変化を示す図

(78)

特開平6-318391

153

【図18】この発明によるSDRAMのアレイの詳細構造を示す図である。

【図19】この発明によるSDRAMのアレイの詳細構造を示す図である。

【図20】この発明によるSDRAMにおける1本の列選択線とグローバルIO線対との対応関係を示す図である。

【図21】1本の列選択線に関連するグローバルIO線とデータ入出力端子との対応関係を示す図である。

【図22】グローバルIO線対とデータ入出力端子との 10 対応関係の他の例を示す図である。

【図23】この発明によるSDRAMのマスクトライト 動作を示すタイミングチャート図である。

【図24】図23に示すマスクトライトを実現するため の構成を示す図である。

【図25】図24に示す回路の動作を示す信号波形図である。

【図26】図24(A)に示す書込レジスタの具体的構成を示す図である。

【図27】図24 (B) に示すマスクデータレジスタの *20* 具体的構成を示す図である。

【図28】図24 (C) に示すラップアドレス発生回路の具体的構成を示す図である。

【図29】図1に示すライトバッファの具体的構成例を示す図である。

【図30】周波数とレイテンシとの対応関係を一覧にして示す図である。

【図31】SDRAMにおける各アクセス時間の定義を 説明するための図である。

【図32】図30に示す周波数-レイテンシの対応関係 30を実現するための回路構成を示す図である。

【図33】ラップ長を説明するための図である。

【図34】図33に示すラップ長を実現するための回路構成を示す図である。

【図35】 SDRAMにおける列選択に関連する回路部分の構成を示す図である。

【図36】ラップ長16のときの内部動作を示すタイミングチャート図である。

【図37】この発明による第1型式のSDRAMを収納するパッケージの外観およびピン配置を示す図である。

【図38】この発明による第2型式のSDRAMを収納するパッケージの外観およびピン配置を示す図である。

【図39】第2型式のSDRAMの外部信号の状態とそのときに指定される動作モードとの対応関係を一覧にして示す図である。

【図40】第2型式のSDRAMの動作の一例を示すタイミングチャート図である。

【図41】第2型式のSDRAMの他の動作態様を示す タイミングチャート図である。

【図42】第2型式のSDRAMの外部信号入力部の構 50

成を示す図である。

【図43】第2型式のSDRAMのアドレスパッファ部の構成を示す図である。

154

【図44】第2型式のSDRAMの全体の構成を示すプロック図である。

【図45】この発明によるSDRAMの出力部の構成を 概略的に示す図である。

【図46】図45に示すパンク#Aのデータ出力部の構成を示す図である。

【図47】図45に示すパンク#Bのデータ出力部の構成を示す図である。

【図48】図46および図47に示すパンクからのデー 夕読出動作を示すタイミングチャート図である。

【図49】データ出力制御信号を発生するための回路構成を示す図である。

【図50】図49に示す回路の動作を示す信号波形図で ある。

【図51】図46および図47に示すリードレジスタの 具体的構成の一例を示す図である。

【図52】図51に示すリードレジスタの動作を示す信号波形図である。

【図53】図51に示すプリアンプイネーブル信号を発生するための回路構成を示す図である。

【図54】図53に示す回路の動作を示す信号波形図である。

【図55】図53に示すカウンタ回路の具体的構成例を示す図である。

【図56】図55に示すカウンタ回路の動作を示す信号 波形図である。

【図57】図54に示すカウンタ回路の他の構成例を示す図である。

【図58】図57に示す回路の動作を示す信号波形図である。

【図59】ラップアドレスを発生するための回路構成を 示す図である。

【図60】図60に示すラップアドレス発生回路系の動作を示す信号波形図である。

【図61】ラップアドレスの発生シーケンスの一例を示す図である。

0 【図62】図45に示す出力パッファの具体的構成例を 示す図である。

【図63】SDRAMのデータ出力部の他の構成例を示す図である。

【図64】図63に示すリードレジスタの具体的構成を示す図である。

【図65】図63に示すデータ出力部のデータ読出動作を示すタイミングチャート図である。

【図66】図63に示すデータ出力部のデータの流れを示す図である。

50 【図67】ラップアドレス発生回路系の構成を示す図で

特開平6-318391

155

ある。

【図68】図67に示す回路系の動作を示す信号波形図である。

【図69】図67に示す回路系の動作を示す図である。

【図70】図63に示すデータ出力部の動作を制御する ための出力制御部の構成を示す図である。

【図71】図70に示すリード検出回路の構成を示す図である。

【図72】図71に示すリード検出回路の動作を示す信号波形図である。

【図73】図70に示すWCBR検出回路の構成を示す 図である。

【図74】図73に示す回路の動作を示す信号波形図である。

【図75】図70に示すレイテンシデコードラッチの構成を示す図である。

【図76】図70に示すラップ長デコードラッチの構成を示す図である。

【図77】プリアンプイネーブル信号を発生するための 回路構成を示す図である。

【図78】図77に示す回路の動作を示す信号波形図で ある。

【図79】図77に示すレイテンシカウンタの構成の一例を示す図である。

【図80】図79に示すフリップフロップの構成の一例を示す図である。

【図81】図79に示す回路の動作を示す信号波形図である。

【図82】リードレジスタ転送指示信号を発生するための回路構成を示す図である。

【図83】図80に示す回路の動作を示す信号波形図である。

【図84】出力パッファの動作制御用信号を発生するための回路構成を示す図である。

【図85】図84に示すレイテンシカウンタの具体的構成を示す図である。

【図86】図85に示すレイテンシカウンタの動作を示す信号波形図である。

【図87】図84に示すラップ長カウンタの具体的構成を示す図である。

【図88】図87に示すラップ長カウンタの動作を示す信号波形図である。

【図89】図87に示すラップ長カウンタの他の動作を示す図である。

【図90】図84に示すOEM発生回路の構成を示す図である。

【図91】図90に示すOEM発生回路の動作を示す信号波形図である。

【図92】パンクアドレス指定信号を発生するための回路構成を示す図である。

*156* 

【図93】図92に示すパンクアドレス発生回路系の動作を示す信号波形図である。

【図94】SDRAMのデータ書込部の構成を示す図で ぁス

【図95】図94に示す書込制御回路の構成を示す図である。

【図96】図94に示すライトレジスタおよび書込回路 の具体的構成を示す図である。

【図97】図96に示すライトレジスタおよび書込回路 10 の動作を示す信号波形図である。

【図98】図95に示すカウンタ回路の動作の構成の一例を示す図である。

【図99】図98に示す回路系の動作を示す信号波形図である。

【図100】図95に示す転送制御信号発生回路の構成の一例を示す図である。

【図101】図95に示す書込制御回路の動作を示すタイミングチャート図である。

【図102】図95に示す書込制御回路の動作を示すタ 20 イミングチャート図である。

【図103】図95に示す転送タイミング発生回路の機能的構成を示す図である。

【図104】図103に示すタイミング回路の構成を示す図である。

【図105】図104に示すタイミング回路の動作を示すタイミングチャート図である。

【図106】図103に示す論理ゲートの構成を示す図である。

【図107】図106に示す論理ゲートの動作を示す信 30 号波形図である。

【図108】第1のイコライズ信号制御タイミング動作を示すタイミングチャート図である。

【図109】データ競出時における第1のイコライズ信号タイミング制御方法を示すタイミングチャート図である。

【図110】イコライズ信号発生系の構成を概略的に示す図である。

【図111】図110に示すコラムアクセス判定回路およびイコライズ信号発生回路の構成の一例を示す図である。

【図112】ローカルIO線対のイコライズ信号発生系の構成を示す図である。

【図113】図112に示す構成の動作を示す信号波形図である。

【図114】第1のイコライズ信号タイミング制御方法の変形例を示す図である。

【図115】データ読出時における第1のイコライズ信号タイミング制御方法の変形例を示す図である。

【図116】データ書込時における第2のイコライズ信 50 号タイミング制御方法を示すタイミングチャート図であ (80)

特開平6-318391

157

る。

【図117】第2のイコライズ信号タイミング制御方法 におけるラップストップ動作を示すタイミングチャート

【図118】第2のイコライズ信号タイミング制御方法 を実現するためのコラムアクセス判定回路およびイコラ イズ信号発生回路の構成を示す図である。

【図119】図118に示す回路の動作を示す信号波形 図である。

【図120】データ書込時における第2のイコライズ信 10 号タイミング制御方法の変形例を示す図である。

【図121】図120に示すタイミング制御を実現する ためのイコライズ信号発生回路の構成を示す図である。

【図122】第2のイコライズ信号タイミング制御方法 の変形例を示す図である。

【図123】第2のイコライズ信号タイミング制御方法 の変形例を示す図である。

【図124】データ書込時における第3のイコライズ信 号タイミング制御方法を示すタイミングチャート図であ

【図125】第3のイコライズ信号タイミング制御を実 現するための回路構成を示す図である。

【図126】第3のイコライズ信号タイミング制御方法 の変形例を示す図である。

【図127】内部ライトマスク信号発生の方法を示す信 号波形図である。

【図128】図127に示す内部ライトマスク信号発生 系の構成の一例を示す図である。

【図129】図128に示すダイナミックラッチの構成 の一例を示す図である。

【図130】図129に示すダイナミックラッチの動作 を示す信号波形図である。

【図131】図128に示す回路の動作を示す信号波形 図である。

【図132】ダイナミックラッチの変形例を示す図であ

【図133】内部ライトマスク発生用フリップフロップ をセットするためのワンショットパルス発生部の変形例 を示す図である。

【図134】図128に示すワンショットパルス発生回 40 MK 32Kビットメモリアレイ 路に含まれるゲート回路の変形例を示す図である。

【図135】図132ないし図134に用いられるアレ イアクティブ検出信号発生系の構成を示す図である。

【図136】内部ライトマスク信号発生回路の他の構成 および動作波形を示す図である。

【図137】SDRAMのデータ出力部の構成を示す図 である。

【図138】図137に示す出力パッファ回路のデータ 出力部の構成の一例を示す図である。

158

出力部の他の構成例を示す図である。

【図140】図137に示す内部電圧発生回路の構成を 示す図である。

【図141】図140に示す内部電圧発生回路の動作を 示す信号波形図である。

【図142】図140に示す分周回路の構成の一例を示 す図である。

【図143】図142に示すフリップフロップの構成を 示す図である。

【図144】図142に示す分周回路の動作を示すタイ ミングチャート図である。

【図145】図140に示すチャージポンプ回路の構成 を示す図である。

【図146】図145に示すチャージポンプ回路の動作 を示す信号波形図である。

【図147】内部電圧発生回路の他の構成例を示す図で

【図148】図147に示すスイッチ回路の構成の一例 を示す図である。

【図149】図148に示す出力ビットサイズ選択信号 /BSを発生するための回路構成を示す図である。

【図150】内部電圧発生回路の他の構成を示す図であ

【図151】図121に示すリードモード検出信号を発 生するための回路構成を示す図である。

【図152】図150に示す回路系の動作を示す信号波 形図である。

【図153】内部電圧発生回路のさらに他の構成を示す 図である。

【図154】図153に示すスイッチ回路の具体的構成 を示す図である。

【図155】内部電圧発生回路の他の応用例を示す図で ある。

【図156】チャージポンプ回路の他の構成例を示す図 である。

## 【符号の説明】

GIO グローパルIO線対

LIO ローカルIO線対

BS 接続回路

MSA 2Mピットメモリアレイ (活性化区分)

MA 256Kビットメモリアレイ

DBL ダミービット線

DEQ ダミービット線およびローカルIO線接続用ト ランジスタ

700 SDRAM

702 出力パッファ

RG リードレジスタ

TBOA~TB8A 3状態インパータバッファ

【図139】図108に示す出力パッファ回路のデータ 50 TB0B~TB8B 3状態インパータパッファ

(81)

特開平6-318391

159

714 レイテンシ記憶回路

715 BA発生回路

716 ラップ長記憶回路

718 カウンタ

PRA プリアンプ

LRG ラッチ回路

720 カウンタ回路

793 ラップアドレス発生回路

820 先読ラッチ回路

SLRG ラッチ回路

852 ラップ長カウンタ

854 ラップアドレス発生回路

860 リード検出回路

862 WCBR検出回路

868 レイテンシデコードラッチ

870 ラップ長デコードラッチ

880 出力制御回路

1000 レイテンシカウンタ

1002 ラップ長カウンタ

1006 OEM発生回路

1008 先読ラッチ制御信号発生回路

1100 タイミングパルス発生回路

1102 レイテンシ記憶回路

1104 ラップ長カウンタ

1106 BA発生回路

1108 BAラッチ

1110 選択回路

WG0~WG7 ライトレジスタ

WR0~WR7 書込回路

1200 入力パッファ

1202 ラップアドレス発生回路

1204 ライト検出回路

1206 書込制御回路

1210 カウンタ回路

1212 ラップ長設定回路

1214 ラップストップ長設定回路

1216 転送タイミング発生回路

1218 転送制御信号発生回路

1220 転送制御回路

○B0~○B7 出力パッファ回路

1500 内部電圧発生回路

1600 分周回路

1602a~1602d チャージポンプ回路

1802 スイッチ回路

1820 出力ピットサイズ選択信号発生回路

1900 内部電圧発生回路

1902 AND回路

1910 内部電圧発生回路

1912 スイッチ回路

160

1914 パンク#A用内部電圧発生回路

1916 パンク#B用内部電圧発生回路

1950 内部電圧発生回路

1952 高電圧発生回路

1954 Xデコード回路

1956 ワード線ドライブ回路

1958 メモリアレイ

2000 コラムアクセス判定回路

2001 カウンタ

10 2002 イコライズ信号発生回路

2003 ラップ長設定回路

2010 ライトコマンド検出回路

2012 リードコマンド検出回路

2014 プリチャージコマンド検出回路

2020 AND回路

2022 AND回路

2024 OR回路

2026 OR回路

2027 ワンショットパルス発生回路

20 2028 セット/リセットフリップフロップ

2030 アクティブコマンド検出回路

2032 プロックアドレスデコードラッチ

2021 半サイクル遅延回路

2034 半サイクル遅延回路

2025 セット/リセットフリップフロップ

2030 ワンショットパルス発生回路

2031 OR回路

2036 ワンショットパルス発生回路

2037 OR回路

30 2040 OR回路

2042 ワンショットパルス発生回路

2044 OR回路

2046 セット/リセットフリップフロップ

2048 ワンショットパルス発生回路

2049 OR回路

2050 ダイナミックラッチ

2052 ワンショットパルス発生回路

2054 遅延回路

2056 ゲート回路

40 2058 セット/リセットフリップフロップ

2080 スイッチングトランジスタ

2081 AND回路

2085 アクティブコマンド検出回路

2086 プリチャージコマンド検出回路

2087 セット/リセットフリップフロップ

2100 ワンショットパルス発生回路


2102 ダイナミックラッチ

2104 遅延回路


2108 フリップフロップ

(82)

【図1】





(83)



(84)


特開平6-318391






【図6】

DBL0 BL1 === C1 /BLI ==== C2 BL2 =====C1 /BL2 =<del>;</del>=C2 ===:C1 BL:n =<del>+</del>=c2 /BLno :‡:cı Bi.n === C2 /BLn === C1 DELI





[図7]


(85)




(86)












【図22】 G-1.00 CSLO · 6107. 050 : 000 010 CSLI ·6100 G107 G100 CSL6 DQ6: 206 216 9107 CSL7 • G100 007 017 20 21 G107




(87)






(88)




[図25]



(89)

特開平6-318391

【図29】




【図30】


## 周波数―- リテンシ

セッ  A5	トアドレス A4	最大周波数	tRAC	tCAC	tRP	tRCD min.
0	0	100 MHz	6	4	4	2
0	1	66 MHz	4	3	3	1
1	0	50 MHz	3	2	2	1

【図32】



[図31]




[図33]


ラップ長

A2	A 1	ΑO	長さ
0	0	0	4
0	0	1	8
0	1	0	16
0	1	1	32
1	1	1	全ページ


[図34]



(90)




【図47】



(91)

特開平6-318391



4M×4 2M x 8 44 43 VCC DATA CONTROL OF THE CONTROL OF T 22V DQ7 МЗ MO VssQ DQO DQ6 VccQ DQ5 De3 M1 M2 VSSQ DQ4 VCCQ NC NC DGM CLK /CKE NC AQ DQ1 DQ2 NC NCE /CAS /CAS / CS A10 A0 A1 A2 A3 12 13 14 15 16 17 18 19 20 21 Λ8 A7 A6 A5 Vss

[図38]

400mil TSOP 11 (0.8mm 1)-FEGA)

400mil TSOP 11 (0.8mm リードピッテ)

Vcc(Q), Vss(Q): 入出カバップ用電源 MO ~ M3 : マスクイネーブル

1171/1727FLZ: AO~AII (4K1)71/1/22)


AO~ AIO ( 2Kリアレッシュ )

が]アドレス : AO~ A8/ AO~A9(4Kリフトラム)

AO~ A9/ AO~A!O(2K171/25)


×8 ×4

【図51】



[図39]


	/CS	/RAS	/CAS	/ WE	Dam
行アドレスストローブかっアレイ活性化	L	L	H	Н	-
列アドレスストローブかっ 読出	L	Н	L	Н	-
列アドレスストローブかつ 書込	L	Н	L	L	-
プリチャージ/セルフリフレッシュ終了	L	L	Н	L	-
リフレッシュ/セルフリフレッシュ開始	L	L	L	Н	-
モードレジスタ セット	L	L	L	L	-
ライトイネーブル/出カイネーブル	-	-	-	-	L
ライトマスク/出カディスエーブル	-	-	-	-	Н
動作変化なし	L	· H	Н	Н	-
/RAS,/CAS,/WE 無視	Н	Х	Х	×	-




(92)


特開平6-318391


[図40]



【図41】








【図56】

(93)

特開平6-318391




バンク #A・ /RWY0 ,RGOA GIOO A レジスタ 0 GIOL A リード レジスタ 1 RWYI PAR A-RGGA /RWYG GIO6 A リード レジスタ 6 /RWY7 リード レジスタ 7 GIO7 A RWY7


出力バッファヘ

(94)

【図48】




【図49】 【図50】 /CAS ラッチ ワンショットパルス CI,K レイテンシ記憶 фг 716 713 カウンタ BAA ラップ長記憶 OEM CEM BA 発生 BAA BAB



(95)

特開平6-318391




【図60】

【図61】


【図67】

	ラップ・シーケンス (ラップ長 =8)					
初其	初期入力アドレス		出カアドレス シーケンス			
A2	A1	A0	シーケンシャル	インタリーブ		
0	0	0	0,1,2,3,4,5,6,7	0,1,2,3,4,5,6,7		
0	0	1	1,2,3,4,5,6,7,0	1,0,3,2,5,4,7,6		
0	1	0	2, 3, 4, 5, 6, 7, 0, 1	2,3,0,1,6,7,4,5		
0	1	1	3,4,5,6,7,0,1.2	3, 2, 1, 0, 7, 6, 5, 4		
1	0	0	4,5,6,7,0,1,2,3	4,5,6,7,0,1,2,3		
	0	1	5, 6, 7, 0, 1, 2, 3, 4	5,4,7,6,1,0,3,2		
1	1:	0	6,7,0,1,2,3,4,5	6,7,4,5,2,3,0,1		
1	1	1	7, 0, 1, 2, 3, 4, 5, 6	7, 6, 5, 4, 3, 2, 1, 0		




A6=0 → シーケンシャル A6=1 → インターリーブ

【図63】




(96)




(97)


特開平6-318391


Page 97 of 113





(98)



















(99)

特開平6-318391

【図84】



【図85】



[図87]

1057


1056

/CLK CLK

| 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 | 1040 |

RESET

RST (/RESET)




【図102】


1050


1042


1002



(101)









(102)


【図94】




(103)




【図101】






(104)


[図105]








【図113】





【図108】




(105)

特開平6-318391






【図111】




CLX
IN
OUT

【図130】

(106)







(107)

特開平6-318391

【図118】




【図119】 【図129】 CLK 2060 (LE) /CAS /OUT -FF 2016 半サイクル遅延 2061 FF 2018 2072 2064 φCNT 2069 CLE) 半サイクル遅延 φwu 2076 <u>2050</u> FF 2028 2065 PP 2025 【図137】 ワンショット パルス 2030 φŒ φ GEQ 出力パッファ回路 ライトコマンド ライトコマンド ラップストップリード 出力バッファ回路 【図128】 出力パッファ回路



- Vcc


(108)




/BS o-

1802


(109)




(110)





(111)






(112)









(113)

特開平6-318391





フロントページの続き

(72)発明者 岩本 久

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究 所内

(72)発明者 小西 康弘

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究 所内 (72)発明者 渡▲辺▼ 直也

兵庫県伊丹市瑞原4丁目1番地・三菱電機 株式会社ユー・エル・エス・アイ開発研究 所内

(72)発明者 澤田 誠二

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内